듀얼모드 ＷＰＡＮ 송수신기

[청구항 1] 저속 모드시, 저 전송율에 해당되는 저속 비트 데이타를 확산시켜 디지탈 i 및 q 신호로 각각 분리하는 저속 확산 송신부 고속모드시, 고 전송율에 해당되는 고속 비트 데이타를 엔코딩하여 디지탈 i 및 q 신호로 각각 분리하는 고속 엔코딩 송신부; 및 상기 저속 확산 송신부 또는 상기 고속 엔코딩 송신부로부터의 디지탈 i 및 q신호를 아날로그 i 및 q 신호로 변환하는 아날로그 파형 생성부 를 포함하는 것을 특징으로 하는 듀얼모드 wpan 송신기 [청구항 2] 제1항에 있어서,상기 저속 확산 송신부는,상기 저 전송율에 해당되는 저속 비트 데이타를 기설정된 복수개 비트씩 구분하고, 구분된 복수개 비트의 데이타 각각을 기 매핑된 심벌로 변환하는 비트/심벌 변환부;상기 비트/심벌 변환부로부터의 심벌 각각을, 복수의 칩을 포함하는 기 매핑된 칩 신호로 변환하는 심벌/칩 변환부; 및상기 심벌/칩 변환부로부터의 직렬 칩 신호의 홀수번째의 칩과 짝수번째의 칩으로 각각 분리하여 디지탈 i 및 q 신호를 생성하는 직렬/병렬 변환부포함하는것을특징으로 하는듀얼모드 wpan 송신기. [청구항 3] 제1항에 있어서,상기 저속 비트 데이타는,타이밍 동기를 추정하기 위한 프리엠블 정보를 포함하는 프리엠블 필드, 시작프레임을 표시하는 시작프레임 표시필드, 프레임길이를 표시하는 프레임길이필드 및 실제 데이타를 포함하는 페이로드 필드로 이루어지는 데이타 패킷 구조로 이루어지고, 상기 프레임길이필드에 전송속도정보로서저속 모드정보포함하는것을특징으로 하는듀얼모드 wpan 송신기. [청구항 4] 제3항에 있어서,상기 저속 모드 정보는,상기 프레임길이필드의최상위비트포함되는것을특징으로 하는듀얼모드 wpan 송신기. [청구항 5] 제1항에 있어서,상기 저속 전송율nan은인것을특징으로 하는듀얼모드 wpan 송신기. [청구항 6] 제1항에 있어서,상기 고속 엔코딩 송신부는.고 전송율에 해당되는 고속 비트 데이타를 홀수번째의 비트 열과 홀수번째의 비트 열로 각각 분리하는 직렬/병렬 변환부;상기 직렬/병렬 변환부로부터의 홀수번째 비트 열을 엔코딩하여 디지탈 i 신호를 생성하는 제1 엔코딩부; 및상기 직렬/병렬 변환부로부터의 짝수번째 비트 열을 엔코딩하여 디지탈 q 신호를 생성하는제2엔코딩부포함하는것을특징으로 하는듀얼모드 wpan 송신기. [청구항 7] 제3항에 있어서,상기 고속 비트 데이타는,타이밍 동기를 추정하기 위한 프리엠블 정보를 포함하는 프리엠블 필드, 시작프레임을 표시하는 시작프레임 표시필드, 프레임길이를 표시하는 프레임길이필드 및 실제 데이타를 포함하는 페이로드 필드로 이루어지는 데이타 패킷 구조로 이루어지고, 상기 프레임길이필드에 전송속도정보로서고속 모드정보포함하는것을특징으로 하는듀얼모드 wpan 송신기. [청구항 8] 제7항에 있어서,상기 고속 모드 정보는,상기 프레임길이필드의최상위비트포함되는것을특징으로 하는듀얼모드 wpan 송신기. [청구항 9] 제1항에 있어서,상기 고속 전송율nan은인것을특징으로 하는듀얼모드 wpan 송신기. [청구항 10] 제1항에 있어서,상기 아날로그 파형 생성부는,상기 저속 확산 송신부 또는 상기 고속 엔코딩 송신부로부터의 디지탈 i신호를 아날로그 형태의 펄스 신호로 변환하는 제1 펄스 세이핑부;상기 저속 확산 송신부 또는 상기 고속 엔코딩 송신부로부터의 디지탈 q신호를 아날로그 형태의 펄스 신호로 변환하는 제2 펄스 세이핑부;상기 제1 펄스 세이핑부로부터의 아날로그 형태의 펄스 신호를 아날로그 i 신호로 변환하는 제1 d/a 부;상기 제1 펄스 세이핑부로부터의 아날로그 형태의 펄스 신호를 기설정된 지연시간 만큼 지연하는 지연부; 및상기 지연부로부터의 아날로그 형태의 펄스 신호를 아날로그 i 신호로 변환하는 제2 d/a 부를포함하는것을특징으로 하는듀얼모드 wpan 송신기. [청구항 11] 아날로그 i 및 q 신호를 디지탈 i 및 q 신호로 변환하는 a/d 부 상기 a/d 부로부터의 디지탈 i 및 q 신호를 그 인접하는 복소수 신호와의 위상 차분하여 상기 디지탈 i 및 q 신호의 위상오차를 상쇄하는 미분부 상기 미분부에 의해 미분된 디지탈 i 및 q 신호의 프리엠블 정보에 기초해서 타이밍 동기시점을 추정하는 타이밍 추정부 상기 타이밍 추정부에 의해 추정된 타이밍 동기시점에 따라 상기 미분부에 의해 미분된 디지탈 i 및 q 신호를 역확산시켜 저속 비트 데이타를 검출하고, 고속 모드시에 동작을 정지하는 저속 역확산 수신부; 및 상기 저속 역확산 수신부로부터의 저속 비트 데이타에 포함된 전송속도정보에 기초해서, 저속 모드인지 고속 모드인지를 판단하는 데이타 전송속도 판별부 상기 데이타 전송속도 판별부에서 고속 모드 판별시, 상기 타이밍 추정부에 의해 추정된 타이밍 동기시점에 따라 상기 미분부에 의해 미분된 디지탈 i 및 q 신호를 디코딩하여 고속 비트 데이타를 검출하는 고속 디코딩 수신부 를 포함하는 것을 특징으로 하는 듀얼모드 wpan 수신기 [청구항 12] 제11항에 있어서,상기 전송속도정보는,상기 미분부에 의해 미분된 디지탈 i 및 q 신호의 패킷구조내의 프레임길이필드중최상위비트포함되는것을특징으로 하는듀얼모드 wpan 수신기. [청구항 13] 제11항에 있어서,상기 저속 역확산 수신부는상기 미분부에 의해 미분된 디지탈 i 및 q 신호와 기설정된 복수의 기준 pn 코드 각각과 상관시키는 상관부;상기 상관부로부터의 복수의 상관값중에서 최대 상관값을 검출하는 최대값 검출부;상기 최대값 검출부에 의해 검출된 최대 상관값에 기 매핑된 심벌을 검출하는 심벌 검출부;상기 심벌 검출부에 의해 검출된 심벌을 기 매핑된 비트 데이타로 변환하는 심벌/비트 변환부를포함하는것을특징으로 하는듀얼모드 wpan 수신기. [청구항 14] 제11항에 있어서,상기 고속 디코딩 수신부는,상기 미분부에 의해 미분된 디지탈 q 신호를 인버팅시키는 인버터;상기 인버터로부터의 신호가 기준값보다 크면 비트 "1"로 결정하고, 상기 인버터로부터의 신호가 기준값보다 작으면 비트 "0"으로 결정하는 비트 결정부;상기 비트 결정부로부터의 비트 신호를 디코딩하여 비트 데이타를 검출하는디코딩부포함하는것을특징으로 하는듀얼모드 wpan 수신기. [청구항 15] wpan 송신기와 wpan 수신기를 포함하는 듀얼모드 wpan 송수신기에 있어서, 상기 송신기는 저속 모드시, 저 전송율에 해당되는 저속 비트 데이타를 확산시켜 디지탈 i 및 q 신호로 각각 분리하는 저속 확산 송신부 고속모드시, 고 전송율에 해당되는 고속 비트 데이타를 엔코딩하여 디지탈 i 및 q 신호로 각각 분리하는 고속 엔코딩 송신부; 및 상기 저속 확산 송신부 또는 상기 고속 엔코딩 송신부로부터의 디지탈 i 및 q신호를 아날로그 i 및 q 신호로 변환하는 아날로그 파형 생성부를 포함하고, 상기 wpan 수신기는, 아날로그 i 및 q 신호를 디지탈 i 및 q 신호로 변환하는 a/d 부 상기 a/d 부로부터의 디지탈 i 및 q 신호를 그 인접하는 복소수 신호와의 위상 차분하여 상기 디지탈 i 및 q 신호의 위상오차를 상쇄하는 미분부 상기 미분부에 의해 미분된 디지탈 i 및 q 신호의 프리엠블 정보에 기초해서 타이밍 동기시점을 추정하는 타이밍 추정부 상기 타이밍 추정부에 의해 추정된 타이밍 동기시점에 따라 상기 미분부에 의해 미분된 디지탈 i 및 q 신호를 역확산시켜 저속 비트 데이타를 검출하고, 고속 모드시에 동작을 정지하는 저속 역확산 수신부; 및 상기 저속 역확산 수신부로부터의 저속 비트 데이타에 포함된 전송속도정보에 기초해서, 저속 모드인지 고속 모드인지를 판단하는 데이타 전송속도 판별부 상기 데이타 전송속도 판별부에서 고속 모드 판별시, 상기 타이밍 추정부에 의해 추정된 타이밍 동기시점에 따라 상기 미분부에 의해 미분된 디지탈 i 및 q 신호를 디코딩하여 고속 비트 데이타를 검출하는 고속 디코딩 수신부를 포함하는 것 을 특징으로 하는 듀얼모드 wpan 송수신기 [청구항 16] 제15항에 있어서,상기 저속 확산 송신부는,상기 저 전송율에 해당되는 저속 비트 데이타를 기설정된 복수개 비트씩 구분하고, 구분된 복수개 비트의 데이타 각각을 기 매핑된 심벌로 변환하는 비트/심벌 변환부;상기 비트/심벌 변환부로부터의 심벌 각각을, 복수의 칩을 포함하는 기 매핑된 칩 신호로 변환하는 심벌/칩 변환부; 및상기 심벌/칩 변환부로부터의 직렬 칩 신호의 홀수번째의 칩과 짝수번째의 칩으로 각각 분리하여 디지탈 i 및 q 신호를 생성하는 직렬/병렬 변환부포함하는것을특징으로 하는듀얼모드 wpan 송수신기. [청구항 17] 제15항에 있어서,상기 저속 비트 데이타는,타이밍 동기를 추정하기 위한 프리엠블 정보를 포함하는 프리엠블 필드, 시작프레임을 표시하는 시작프레임 표시필드, 프레임길이를 표시하는 프레임길이필드 및 실제 데이타를 포함하는 페이로드 필드로 이루어지는 데이타 패킷 구조로 이루어지고, 상기 프레임길이필드에 전송속도정보로서저속 모드정보포함하는것을특징으로 하는듀얼모드 wpan 송수신기. [청구항 18] 제17항에 있어서,상기 저속 모드 정보는,상기 프레임길이필드의최상위비트포함되는것을특징으로 하는듀얼모드 wpan 송수신기. [청구항 19] 제15항에 있어서,상기 저속 전송율nan은인것을특징으로 하는듀얼모드 wpan 송수신기. [청구항 20] 제15항에 있어서,상기 고속 엔코딩 송신부는.고 전송율에 해당되는 고속 비트 데이타를 홀수번째의 비트 열과 홀수번째의 비트 열로 각각 분리하는 직렬/병렬 변환부;상기 직렬/병렬 변환부로부터의 홀수번째 비트 열을 엔코딩하여 디지탈 i 신호를 생성하는 제1 엔코딩부; 및상기 직렬/병렬 변환부로부터의 짝수번째 비트 열을 엔코딩하여 디지탈 q 신호를 생성하는제2엔코딩부포함하는것을특징으로 하는듀얼모드 wpan 송수신기. [청구항 21] 제15항에 있어서,상기 고속 비트 데이타는,타이밍 동기를 추정하기 위한 프리엠블 정보를 포함하는 프리엠블 필드, 시작프레임을 표시하는 시작프레임 표시필드, 프레임길이를 표시하는 프레임길이필드 및 실제 데이타를 포함하는 페이로드 필드로 이루어지는 데이타 패킷 구조로 이루어지고, 상기 프레임길이필드에 전송속도정보로서고속 모드정보포함하는것을특징으로 하는듀얼모드 wpan 송수신기. [청구항 22] 제21항에 있어서,상기 저속 모드 정보는,상기 프레임길이필드의최상위비트포함되는것을특징으로 하는듀얼모드 wpan 송수신기. [청구항 23] 제15항에 있어서,상기 고속 전송율nan은인것을특징으로 하는듀얼모드 wpan 송수신기. [청구항 24] 제15항에 있어서,상기 아날로그 파형 생성부는,상기 저속 확산 송신부 또는 상기 고속 엔코딩 송신부로부터의 디지탈 i신호를 아날로그 형태의 펄스 신호로 변환하는 제1 펄스 세이핑부;상기 저속 확산 송신부 또는 상기 고속 엔코딩 송신부로부터의 디지탈 q신호를 아날로그 형태의 펄스 신호로 변환하는 제2 펄스 세이핑부;상기 제1 펄스 세이핑부로부터의 아날로그 형태의 펄스 신호를 아날로그 i 신호로 변환하는 제1 d/a 부;상기 제1 펄스 세이핑부로부터의 아날로그 형태의 펄스 신호를 기설정된 지연시간 만큼 지연하는 지연부; 및상기 지연부로부터의 아날로그 형태의 펄스 신호를 아날로그 i 신호로 변환하는 제2 d/a 부를포함하는것을특징으로 하는듀얼모드 wpan 송수신기. [청구항 25] 제15항에 있어서,상기 전송속도정보는,상기 미분부에 의해 미분된 디지탈 i 및 q 신호의 패킷구조내의 프레임길이필드중최상위비트포함되는것을특징으로 하는듀얼모드 wpan 송수신기. [청구항 26] 제15항에 있어서,상기 저속 역확산 수신부는상기 미분부에 의해 미분된 디지탈 i 및 q 신호와 기설정된 복수의 기준 pn 코드 각각과 상관시키는 상관부;상기 상관부로부터의 복수의 상관값중에서 최대 상관값을 검출하는 최대값 검출부;상기 최대값 검출부에 의해 검출된 최대 상관값에 기 매핑된 심벌을 검출하는 심벌 검출부;상기 심벌 검출부에 의해 검출된 심벌을 기 매핑된 비트 데이타로 변환하는 심벌/비트 변환부를포함하는것을특징으로 하는듀얼모드 wpan 송수신기. [청구항 27] 제15항에 있어서,상기 고속 디코딩 수신부는,상기 미분부에 의해 미분된 디지탈 q 신호를 인버팅시키는 인버터;상기 인버터로부터의 신호가 기준값보다 크면 비트 "1"로 결정하고, 상기 인버터로부터의 신호가 기준값보다 작으면 비트 "0"으로 결정하는 비트 결정부;상기 비트 결정부로부터의 비트 신호를 디코딩하여 비트 데이타를 검출하는디코딩부포함하는것을특징으로 하는듀얼모드 wpan 송수신기.