문맥 (context)
[청구항 2]
제1항에 있어서,상기 기본셀은 상기 기본셀열에 수직인 소정방향으로 통상 연장되는 연장형태를 가지며, 상기 특정셀은 상기 기본셀열에 평행인 방향으로 통상 연장된연장형태갖는것을특징으로 하는게이트 어레이.
[청구항 3]
제1항에 있어서,상기 특정셀의 상기제2p채널 트랜지스터 및 상기 제2n채널 트랜지스터는 상기 기본셀열에 평행하게 연장된 게이트를 가지며, 상기 게이트는 상기 기본셀의 상기 제1p채널 트랜지스터 및 상기 제1n채널 트랜지스터의 게이트의 채널폭 대 길이비의 2배 이상 혹은 2배인 채널폭 대 길이비갖는것을특징으로 하는게이트 어레이.
[청구항 4]
제1항에 있어서,외부회로와 상기 반도체 기판에 형성되는 셀간에 인터페이스트를 형성하기 위하여 상기 반도체 기판의 주변부에 제공된복수의셀더포함하는것을특징으로 하는게이트 어레이.
[청구항 5]
제1항에 있어서,상기 특정셀내에서 내부결선을 만들기 위한 내부결선 및 전원전압용 내부결선은 각각 상기 특정셀의 중앙부에 배열되며, 전원 전압답용 상기 내부결선을 상기 기본셀열평행한것을특징으로 하는게이트 어레이.
[청구항 6]
제5항에 있어서,상기 내부결선을 단일 레벨로제공되는것을특징으로 하는게이트 어레이.
[청구항 7]
제1항에 있어서,상기제2n채널 트랜지스터는 n형 소오스/드레인 영역 및 제1 게이트 전극으로 구성되며, 상기 제2p채널 트랜지스터는 p형 소오스/드레인 영역 및 제2 게이트전극으로 구성되며, 상기 p형 소오스/드레인 영역 및 상기 n형 소오스/드레인 영역은 일반적으로 상기 특정셀의 중앙부에서 서로 대치하므로 상기 p형 소오스/드레인 영역의 큰부분과 상기 n형 소오스/드레인 영역의 큰부분은 각각 상기 기본셀열에 평행한 상기 특정셀의 중앙선에 의해지는것을특징으로 하는게이트 어레이.
[청구항 8]
제7항에 있어서,상기n형 소오스/드레인영역은 상기 기본셀열에 평행하게 연장된 제1부 및 제1부의 양단으로부터 중앙선을 교차하는 방향으로 연장된 한쌍의 제2부로 구성되며, 상기 p형 소오스/드레인 영역은 상기 기본셀열에 평행하게 연장된 제3부 및 상기 n형 소오스/드레인 영역의 제2부 사이의 중앙선과 교차하기 위하여 일단으로부터 연장된 제4부로 구성되는 것을 특징하는게이트 어레이.
[청구항 9]
제8항에 있어서,상기 제1 게이트전원은 상기 n형 소오스/드레인영역에 제공되며 상기 제1부를 2부분으로 대략 나누기 위하여 상기 기본셀열에 평행하게 연장되며, 상기 제2 게이트 전극은 상기p형 소오스/드레인영역에 제공되며 상기 제3부를 2부분으로 대략 나누기 위하여 상기 기본셀열에 평행하게연장되는것을특징으로 하는게이트 어레이.
[청구항 10]
제8항에 있어서,상기n형 소오스/드레인영역의 상기 제2부와 상기 p형 소오스/드레인영역의 상기 제4부 사이에 제공된 접촉영역 및 상기 기본셀열에 평행한 전원전압을 제공하기 위한 내부결선을 더 포함하며, 상기 접촉영역은상기내부결선의하나잡속되는것을특징으로 하는게이트 어레이.
[청구항 11]
제8항에 있어서,상기n형 소오스/드레인영역의 상기 한쌍의 제2부의 하나와 상기 p형 소오스/드레인영역의 상기 4부를 접속하기 위한 내부결선 및 상기 n형 소오스/드레인영역의 상기 제2부의 다른 것과 상기 p형 소오스/드레인영역의 상기 제4부를 접속하기 위한 내부결선은 상기 기본셀열에 평행한 단일 라인에 놓여있는것을특징으로 하는게이트.
[청구항 12]
제7항에 있어서,상기 특정 셀 내에서 내부접속을 하기 위한 내부결선 및 전원전압용 내부결선은 각각 상기 특정셀의 중앙부에 배열되며, 상기 전원전압용 내부결선은 상기 기본셀열평행한것을특징으로 하는게이트 어레이.
[청구항 13]
제12항에 있어서,상기 내부결선을 단일레벨로제공되는것을특징으로 하는게이트 어레이.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
게이트 어레이에서 특정셀의 제2p채널 트랜지스터 및 제2n채널 트랜지스터의 게이트가 가지는 채널폭 대 길이비는 기본셀의 제1p채널 및 제1n채널 트랜지스터의 게이트의 채널폭 대 길이비와 비교하여 어떠한 관계를 갖는가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation특정셀의 제2p/제2n채널 트랜지스터 게이트의 채널폭 대 길이비와 기본셀의 제1p/제1n채널 트랜지스터 게이트의 채널폭 대 길이비 간의 관계를 파악해야 한다.
-
2정보 추출
information_extraction청구항 3에서 특정셀의 제2p/제2n채널 트랜지스터 게이트의 채널폭 대 길이비에 관한 정보를 추출한다.
- 상기 게이트는 상기 기본셀의 상기 제1p채널 트랜지스터 및 상기 제1n채널 트랜지스터의 게이트의 채널폭 대 길이비의 2배 이상 혹은 2배인 채널폭 대 길이비갖는것을특징으로 하는게이트 어레이
-
3근거 선택
evidence_selection비교 대상인 기본셀의 채널폭 대 길이비와 특정셀의 채널폭 대 길이비가 명시된 구절을 선택한다.
- 상기 게이트는 상기 기본셀의 상기 제1p채널 트랜지스터 및 상기 제1n채널 트랜지스터의 게이트의 채널폭 대 길이비의 2배 이상 혹은 2배인 채널폭 대 길이비갖는것을특징으로 하는게이트 어레이
-
4논리 통합
logical_integration특정셀의 게이트 채널폭 대 길이비는 기본셀의 게이트 채널폭 대 길이비의 2배 이상이거나 2배라는 관계를 도출한다.
- 상기 게이트는 상기 기본셀의 상기 제1p채널 트랜지스터 및 상기 제1n채널 트랜지스터의 게이트의 채널폭 대 길이비의 2배 이상 혹은 2배인 채널폭 대 길이비갖는것을특징으로 하는게이트 어레이
-
5결론 도출
conclusion_formulation질문에 대해 특정셀의 채널폭 대 길이비가 기본셀의 2배 이상 혹은 2배라고 결론을 내린다.
- 상기 게이트는 상기 기본셀의 상기 제1p채널 트랜지스터 및 상기 제1n채널 트랜지스터의 게이트의 채널폭 대 길이비의 2배 이상 혹은 2배인 채널폭 대 길이비갖는것을특징으로 하는게이트 어레이
-
6답변 생성
answer_generation추출된 정보를 바탕으로 최종 답변을 작성한다.
- 상기 게이트는 상기 기본셀의 상기 제1p채널 트랜지스터 및 상기 제1n채널 트랜지스터의 게이트의 채널폭 대 길이비의 2배 이상 혹은 2배인 채널폭 대 길이비갖는것을특징으로 하는게이트 어레이
근거 (evidence)
- 상기 게이트는 상기 기본셀의 상기 제1p채널 트랜지스터 및 상기 제1n채널 트랜지스터의 게이트의 채널폭 대 길이비의 2배 이상 혹은 2배인 채널폭 대 길이비갖는것을특징으로 하는게이트 어레이
최종 답변 (final_answer)
상기 기본셀의 상기 제1p채널 트랜지스터 및 상기 제1n채널 트랜지스터의 게이트의 채널폭 대 길이비의 2배 이상 혹은 2배인 채널폭 대 길이비를 갖는다.
핵심 해석 (core_interpretation)
특정셀의 트랜지스터 게이트 설계 시 기본셀 대비 채널폭 대 길이비를 2배 이상으로 설정하여 특정셀의 구조적 특성을 구현함.