플로팅 게이트들 간의 크로스 커플링을 제한하기 위한 쉴드플레이트

[청구항 2] 제 1 항에 있어서,드들은,활성영역들위치하는것을특징으로 하는비 휘발성 메모리 시스템. [청구항 3] 제 2 항에 있어서,드들은,인접한플로팅게이트들사이의커플링감소시키는것을특징으로 하는비 휘발성 메모리 시스템. [청구항 4] 제 1 항에 있어서,쉴드는, 공통 nand 스트링을 따라 인접한2개의플로팅 게이트스택들사이위치하는것을특징으로 하는비 휘발성 메모리 시스템. [청구항 5] 제 1 항에 있어서,상기 플로팅 게이트 스택들과 통신하는제어회로더포함하여이루어진것을특징으로 하는비 휘발성 메모리 시스템. [청구항 6] 제 1 항에 있어서,드들은, 에피택셜 성장된실리콘구성된것을특징으로 하는비 휘발성 메모리 시스템. [청구항 7] 제 6 항에 있어서,상기 플로팅 게이트 스택들은 제 1 유전막, 플로팅 게이트, 제 2 유전막 그리고 제어 게이트를 포함하며; 그리고각 쉴드는 공통 nand 스트링을 따라 인접한2개의플로팅 게이트스택들사이위치하는것을특징으로 하는비 휘발성 메모리 시스템. [청구항 8] 제 1 항에 있어서,드들은 상기 소스/드레인 영역들과 전기적으로 연결되어 있으며 상기 소스/드레인 영역들 이외에는전기적연결않는것을특징으로 하는비 휘발성 메모리 시스템. [청구항 9] 제 1 항에 있어서,상기 플로팅 게이트 스택들은 제 1 유전막, 플로팅 게이트, 제 2 유전막그리고제어게이트포함하는것을특징으로 하는비 휘발성 메모리 시스템. [청구항 10] 제 1 항에 있어서,드들은,상기 소스/드레인 영역들과 유사하게 도핑되고 에피택셜 성장된실리콘포함하여이루어진것을특징으로 하는비 휘발성 메모리 시스템. [청구항 11] 제 1 항에 있어서,상기 플로팅 게이트 스택들의 세트는,플래쉬메모리디바이스들의어레이포함하여이루어진것을특징으로 하는비 휘발성 메모리 시스템. [청구항 12] 제 1 항에 있어서,상기 플로팅 게이트 스택들의 세트는,복수-상태플래쉬메모리디바이스들의어레이포함하여이루어진것을특징으로 하는비 휘발성 메모리 시스템. [청구항 13] 제 1 항에 있어서,상기 플로팅 게이트 스택들의 세트는,nand플래쉬메모리디바이스들의어레이포함하여이루어진것을특징으로 하는비 휘발성 메모리 시스템. [청구항 14] 제 1 항에 있어서,상기 플로팅 게이트 스택들의 세트는,복수-상태 nand플래쉬메모리디바이스들의어레이포함하여이루어진것을특징으로 하는비 휘발성 메모리 시스템. [청구항 16] 제 15 항에 있어서,쉴드는,공통 nand 체인을 따라 인접한2개의플로팅 게이트스택들사이위치하는것을특징으로 하는비 휘발성 메모리 시스템. [청구항 17] 제 15 항에 있어서,드들은,에피택셜 성장된실리콘포함하여이루어진것을특징으로 하는비 휘발성 메모리 시스템. [청구항 18] 제 15 항에 있어서,드들은,활성영역들위치한것을특징으로 하는비 휘발성 메모리 시스템. [청구항 20] 제 19 항에 있어서,쉴드 플레이트는 2 개의 인접한 플로팅 게이트 스택들 사이에 위치하고 상기 2개의 인접한 플로팅 게이트 스택들에 의해 공유되는 소스/드레인 영역과 전기적으로 연결되며;상기 공유된 소스/드레인 영역은 상기 인접한 플로팅 게이트 스택들 중에서 제 1 플로팅 게이트 스택과 관련된 제 1 비 휘발성 저장소자의 소스의 역할을 하며; 그리고상기 공유된 소스/드레인 영역은 상기 인접한 플로팅 게이트 스택들 중에서 제 2 플로팅 게이트 스택과 관련된 제 2 비 휘발성 저장소자의 드레인역할하는것을특징으로 하는비 휘발성 메모리 시스템. [청구항 21] 제 19 항에 있어서,상기 플로팅 게이트 스택들과 통신하는관리회로더포함하여이루어진것을특징으로 하는비 휘발성 메모리 시스템. [청구항 22] 제 19 항에 있어서,드들은, 상기 소스/드레인 영역들과의 전기적인 연결 이외에는 다른 전기적인연결않는것을특징으로 하는비 휘발성 메모리 시스템. [청구항 23] 제 19 항에 있어서,상기 플로팅 게이트 스택들은,제 1 유전막, 플로팅 게이트, 제 2 유전막그리고제어게이트포함하는것을특징으로 하는비 휘발성 메모리 시스템. [청구항 24] 제 19 항에 있어서,상기 플로팅 게이트 스택들은,플로팅 게이트와제어게이트포함하는것을특징으로 하는비 휘발성 메모리 시스템. [청구항 25] 제 19 항에 있어서,각각의 쉴드는,2개의 인접한플로팅 게이트스택들사이위치하는것을특징으로 하는비 휘발성 메모리 시스템. [청구항 26] 제 19 항에 있어서,드들은,활성영역들위치하는것을특징으로 하는비 휘발성 메모리 시스템. [청구항 27] 제 19 항에 있어서,드들은,플로팅 게이트와플로팅 게이트간의커플링제한하는것을특징으로 하는비 휘발성 메모리 시스템. [청구항 28] 제 19 항에 있어서,드들은,에피택셜 성장된물질포함하여이루어진것을특징으로 하는비 휘발성 메모리 시스템. [청구항 29] 제 19 항에 있어서,드들은,에피택셜 성장된실리콘포함하여이루어진것을특징으로 하는비 휘발성 메모리 시스템. [청구항 30] 제 19 항에 있어서,드들은,도핑되고 에피택셜 성장된실리콘포함하여이루어진것을특징으로 하는비 휘발성 메모리 시스템. [청구항 31] 제 19 항에 있어서,드들은,상기 소스/드레인 영역들과 유사하게 도핑되고 에피택셜 성장된실리콘포함하여이루어진것을특징으로 하는비 휘발성 메모리 시스템. [청구항 32] 제 19 항에 있어서,상기 플로팅 게이트 스택들의 세트는,플래쉬메모리디바이스들의어레이포함하여이루어진것을특징으로 하는비 휘발성 메모리 시스템. [청구항 33] 제 19 항에 있어서,상기 플로팅 게이트 스택들의 세트는,복수-상태플래쉬메모리디바이스들의어레이포함하여이루어진것을특징으로 하는비 휘발성 메모리 시스템. [청구항 34] 제 19 항에 있어서,상기 플로팅 게이트 스택들의 세트는,nand플래쉬메모리디바이스들의어레이포함하여이루어진것을특징으로 하는비 휘발성 메모리 시스템. [청구항 35] 제 19 항에 있어서,상기 플로팅 게이트 스택들의 세트는,복수-상태 nand플래쉬메모리디바이스들의어레이포함하여이루어진것을특징으로 하는비 휘발성 메모리 시스템. [청구항 36] 제 35 항에 있어서,상기 복수-상태 nand 플래쉬 메모리 디바이스들의 어레이는,nand 스트링들의 세트;상기 nand 스트링들의 세트중에서 제 1 nand 스트링은 상기 플로팅 게이트 스택들의 서브세트를 포함하며; 그리고상기 쉴드들 중 하나는 상기 제 1 nand 스트링을 따라 인접한각각의플로팅 게이트사이위치하는것을특징으로 하는비 휘발성 메모리 시스템. [청구항 38] 제 37 항에 있어서,쉴드는 2 개의 인접한 플로팅 게이트들 사이에 위치하고 상기 2개의 인접한 플로팅 게이트들에 의해 공유되는 소스/드레인 영역과 전기적으로 연결되며;상기 공유된 소스/드레인 영역은 상기 인접한 플로팅 게이트 스택들 중에서 제 1 플로팅 게이트 스택의 제 1 비 휘발성 저장소자의 소스의 역할을 하며; 그리고상기 공유된 소스/드레인 영역은 상기 인접한 플로팅 게이트 스택들 중에서 제 2 플로팅 게이트 스택의 제 2 비 휘발성 저장소자의 드레인역할하는것을특징으로 하는비 휘발성 메모리 시스템. [청구항 39] 제 37 항에 있어서,드들은, 에피택셜 성장된실리콘포함하여이루어진것을특징으로 하는비 휘발성 메모리 시스템. [청구항 40] 제 37 항에 있어서,상기 비 휘발성 저장소자들은 nand 플래쉬 메모리 디바이스들의 어레이를 포함하여 이루어지며;상기 nand 플래쉬 메모리 디바이스들의 어레이는 nand 스트링들의 세트를 포함하며;상기 nand 스트링들 각각은 플로팅 게이트 스택들의 세트를 포함하고, 각 플로팅 게이트 스택은 상기 플로팅 게이트들 중 하나를 포함하며;각 쉴드는 공통 nand 스트링을 따라 2개의 인접한 플로팅 게이트 스택들 사이에 위치하고 상기 2개의 인접한 플로팅 게이트 스택들에 의해 공유된 소스/드레인 영역에 전기적으로 연결되며;상기 공유된 소스/드레인 영역은 상기 2개의 인접한 플로팅 게이트 스택들 중에서 제 1 플로팅 게이트 스택과 관련된 제 1 비 휘발성 저장소자의 소스의 역할을 하며; 그리고상기 공유된 소스/드레인 영역은 상기 2개의 인접한 플로팅 게이트 스택들 중에서 제 2 플로팅 게이트 스택과 관련된 제 2 비 휘발성 저장소자의 드레인역할하는것을특징으로 하는비 휘발성 메모리 시스템. [청구항 41] 제 37 항에 있어서,상기 비 휘발성 저장소자들은 복수-상태 nand플래쉬메모리디바이스들인것을특징으로 하는비 휘발성 메모리 시스템.