반도체 장치의 카운터

[청구항 1] 클록신호에 동기되어 제1 및 제2 출력신호를 출력하는 d 플립플롭과, 데이터 로드신호에 따라 외부 데이터와 상기 d 플립플롭의 제2 출력신호중 어느 하나를 선택하여 출력하는 제2 먹스와, 카운터 인에이블신호 또는 상기 데이터 로드신호에 따라 상기 d 플립플롭의 제1 출력신호와 상기 제2 먹스의 출력신호 중 어느 하나를 상기 d 플립플롭의 입력 신호로 전달하는 제1 먹스를 포함하는 것을 특징으로 하는 단위 카운터 블록 [청구항 2] 제1항에 있어서,상기d 플립플롭은 클록의 제1 상승에지가 입력되는 시점부터 제2 상승에지가 입력되는 시점까지입력신호를제1출력신호출력하는것을특징으로 하는단위 카운터 블록. [청구항 3] 제1항에 있어서,상기 제1 먹스는 하이레벨의 카운터 인에이블 신호 인가시에 상기 제2 먹스의 출력신호를 상기 d 플립플롭의 입력 신호로 전달하고, 로우레벨의 카운터 인에이블 신호 인가시에 상기 d 플립플롭의 제1 출력신호를 상기 d플립플롭의입력신호전달하는것을특징으로 하는단위 카운터 블록. [청구항 4] 제1항에 있어서,상기 제2 먹스는 하이레벨의 데이터 입력 신호 인가시에 상기 외부 데이터를 상기 제1 먹스로 전달하고, 로우레벨의 데이터 입력 신호 인가시에 상기 d플립플롭의제2출력신호를상기제1먹스전달하는것을특징으로 하는단위 카운터 블록. [청구항 5] 제1항에 있어서,상기 제1 먹스는 하이레벨의 데이터 입력 신호 인가시에 상기 제2 먹스에서 전달되는 외부 데이터를 상기 d플립플롭의입력신호전달하는것을특징으로 하는단위 카운터 블록. [청구항 6] 제1항에 있어서,상기 단위 카운터 블록은 하이레벨의 카운터 인에이블 신호 인가시에 클록신호의 주기의 2 배의 주기로 토글링되는 제1 출력신호를 출력하고, 로우레벨의 카운터 인에이블 신호 인가시에 특정 레벨로 홀드된제1출력신호출력하는것을특징으로 하는단위 카운터 블록. [청구항 7] 제1항에 있어서,상기d 플립플롭의 제2 출력신호를 반전시켜 출력하는출력부더포함하는것을특징으로 하는단위 카운터 블록. [청구항 8] 제1항에 있어서,상기 카운터 인에이블신호와 상기 데이터 로드신호를 논리합한 신호로 상기 제1 먹스의 동작을 제어하는제1먹스제어부더포함하는것을특징으로 하는단위 카운터 블록. [청구항 9] d 플립플롭과, 데이터 로드신호에 따라 외부 데이터와 상기 d 플립플롭의 제2 출력신호중 어느 하나를 선택하여 출력하는 제2 먹스와, 카운터 인에이블신호 또는 데이터 로드신호에 따라 상기 d 플립플롭의 제1 출력신호와 상기 제2 먹스의 출력신호 중 어느 하나를 상기 d 플립플롭의 입력 신호로 전달하는 제1 먹스를 포함하는 제1 카운터 블록과, d 플립플롭과, 데이터 로드신호에 따라 외부 데이터와 상기 d 플립플롭의 제2 출력신호중 어느 하나를 선택하여 출력하는 제2 먹스와, 상기 제1 카운터 블록의 제2 먹스의 출력신호 및 카운터 인에이블신호 또는 데이터 로드신호에 따라 상기 d 플립플롭의 제1 출력신호와 상기 제2 먹스의 출력신호 중 어느 하나를 상기 d 플립플롭의 입력 신호로 전달하는 제1 먹스를 포함하는 제2 카운터 블록을 포함하는 것을 특징으로 하는 2비트 카운터 [청구항 10] 제9항에 있어서,상기 제1 카운터 블록에 포함된 d 플립플롭의 제1 출력신호가 제1 비트신호로 사용되고, 상기 제2 카운터 블록에 포함된 d 플립플롭의 제1 출력신호가제2비트신호사용되는것을특징으로 하는2비트 카운터. [청구항 11] 제9항에 있어서,카운터 블록은 상기 d 플립플롭의 제2 출력신호를 반전시켜 출력하는출력부더포함하는것을특징으로 하는2비트 카운터. [청구항 12] 제9항에 있어서,상기 제1 카운터 블록에 포함된 d 플립플롭의 제1 출력신호는 상기 d 플립플롭에 인가되는 클록신호의 주기의 2배의 주기로 토글링되는 신호이고, 상기 제2 카운터 블록에 포함된 d 플립플롭의 제1 출력신호는 상기 제1 카운터 블록에 포함된 d 플립플롭의 제1 출력신호의 주기의 2배의 주기로 토글링되는신호인것을특징으로 하는2비트 카운터. [청구항 13] 제9항에 있어서,상기 제1 카운터 블록의 제2 먹스의 출력신호가 로우레벨을 유지하는 구간 동안 상기 제2 카운터 블록의 d 플립플롭의 제1 출력신호가 토글링되고, 상기 제1 카운터 블록의 제2 먹스의 출력신호가 하이레벨을 유지하는 구간동안 상기 제2 카운터 블록의 d플립플롭의제1출력신호홀드되는것을특징으로 하는2비트 카운터. [청구항 14] 제9항에 있어서,상기 제1 카운터 블록의 제1 먹스는 하이레벨의 카운터 인에이블 신호 인가시에 상기 제1 카운터 블록의 제2 먹스의 출력신호를 상기 d 플립플롭의 입력 신호로 전달하고, 로우레벨의 카운터 인에이블 신호 인가시에 상기 d 플립플롭의 제1 출력신호를 상기 d플립플롭의입력신호전달하는것을특징으로 하는2비트 카운터. [청구항 15] 제9항에 있어서,상기 제2 카운터 블록의 제1 먹스는 상기 제1 카운터 블록의 제2 먹스의 출력신호가 로우레벨이고 상기 카운터 인에이블 신호가 하이레벨인 경우 상기 제2 카운터 블록의 제2 먹스의 출력신호를 상기 d 플립플롭의 입력 신호로 전달하고, 상기 제1 카운터 블록의 제2 먹스의 출력신호가 하이레벨이거나 상기카운터 인에이블 신호가 로우레벨인 경우 상기 d 플립플롭의 제1 출력신호를 상기 d플립플롭의입력신호전달하는것을특징으로 하는2비트 카운터. [청구항 16] 제9항에 있어서,카운터 블록의 제2 먹스는 하이레벨의 데이터 입력 신호 인가시에 상기 외부 데이터를 상기 제1 먹스로 전달하고, 로우레벨의 데이터 입력 신호 인가시에 상기 d플립플롭의제2출력신호를상기제1먹스전달하는것을특징으로 하는2비트 카운터. [청구항 17] 제9항에 있어서,카운터 블록의 제1 먹스는 하이레벨의 데이터 입력 신호 인가시에 상기 제2 먹스에서 전달되는 외부 데이터를 상기 d플립플롭의입력신호전달하는것을특징으로 하는2비트 카운터. [청구항 18] 제9항에 있어서,상기 제2 카운터 블록은 상기 제1 카운터 블록의 제2 먹스의 출력신호를 반전시키는 인버터와, 상기 인버터의 출력신호와 상기 카운터 인에이블신호를 논리곱하는 nand 게이트와,상기 nand 게이트의 출력신호와 상기 데이터 로드신호를 논리합하는 nor 게이트를 포함하는제1먹스제어부더포함하는것을특징으로 하는2비트 카운터. [청구항 19] d 플립플롭과, 데이터 로드신호에 따라 외부 데이터와 상기 d 플립플롭의 제2 출력신호중 어느 하나를 선택하여 출력하는 제2 먹스와, 카운터 인에이블신호 또는 데이터 로드신호에 따라 상기 d 플립플롭의 제1 출력신호와 상기 제2 먹스의 출력신호 중 어느 하나를 상기 d 플립플롭의 입력 신호로 전달하는 제1 먹스를 각각 포함하는 n 개의 카운터 블록을 포함하되, 제m 카운터 블록은 제1 내지 제m-1 카운터 블록에 포함된 제2 먹스의 출력신호가 모두 제1 레벨이고, 상기 카운터 인에이블신호가 제2 레벨인 구간에서 토글링되는 제m 비트신호를 출력하는 것을 특징으로 하는 n 비트 카운터 [청구항 20] 제19항에 있어서,비트신호는 제m-1 카운터 블록에서 출력되는 제m-1 비트신호의 주기의 2배의 주기로 토글링되는신호인것을특징으로 하는n 비트 카운터. [청구항 21] 제19항에 있어서,카운터 블록은 제1 내지 제m-1 카운터 블록에 포함된 제2 먹스의 출력신호를 부정논리합하는 nor 게이트와, 상기 nor 게이트의 출력신호와 상기 카운터 인에이블신호를 논리곱하는 nand 게이트와,상기 nand 게이트의 출력신호와 상기 데이터 로드신호를 논리합하는 nor 게이트를 포함하는제1먹스제어부더포함하는것을특징으로 하는n비트 카운터. [청구항 22] 제19항에 있어서,카운터 블록은 제1 내지 제m-1 카운터 블록에 포함된 제2 먹스의 출력신호중 어느 하나가 제2 레벨이거나, 상기 카운터 인에이블신호가 제1 레벨인 구간에서 홀드되는 제m비트신호출력하는것을특징으로 하는n 비트 카운터.