스페이서 및 이를 구비한 전자 방출 표시 디바이스

[청구항 1] 전자 방출 유닛이 제공되는 제1 기판과, 발광 유닛이 제공되는 제2 기판 사이에 배치되어 제1 기판과 제2 기판의 간격을 유지시키는 전자 방출 표시 디바이스용 스페이서에 있어서, 상기 스페이서는, 본체와; 상기 전자 방출 유닛과 발광 유닛에 접하는 상기 본체의 윗면과 아랫면 중 적어도 어느 일면에 형성되는 제1 코팅층; 및 상기 제1 코팅층의 측면과 본체의 측면에 연속적으로 형성되어 상기 전자 방출 유닛 및 상기 발광 유닛에 접촉하는 제2 코팅층 을 포함하는 전자 방출 표시 디바이스용 스페이서 [청구항 2] 제1항에 있어서,상기 제1 코팅층의 두께(t1)와 상기 제2 코팅층의 두께(t2)가 다음과 같은 조건만족하는전자 방출 표시 디바이스용 스페이서.t1 ＞ t2 [청구항 3] 제1항에 있어서,상기 제1 코팅층은 도전 재료로 이루어지고,상기 제2 코팅층저항 재료로 이루어지는전자 방출 표시 디바이스용 스페이서. [청구항 4] 서로 대향 배치되어 진공 용기를 구성하는 제1 기판 및 제2 기판과 상기 제1 기판에 제공되는 전자 방출 유닛과 상기 제2 기판에 제공되는 발광 유닛과 상기 전자 방출 유닛과 상기 발광 유닛 사이에 배치되는 스페이서를 포함하며, 상기 스페이서는 본체와, 상기 전자 방출 유닛과 발광 유닛에 접하는 상기 본체의 윗면과 아랫면 중 적어도 어느 일면에 형성되는 제1 코팅층 및 상기 제1 코팅층의 측면과 본체의 측면에 연속적으로 형성되어 상기 전자 방출 유닛 및 상기 발광 유닛에 접촉하는 제2 코팅층을 포함하는 전자 방출 표시 디바이스 [청구항 5] 제4항에 있어서,상기 제1 코팅층의 두께(t1)와 상기 제2 코팅층의 두께(t2)가 다음과 같은 조건만족하는전자 방출 표시 디바이스.t1 ＞ t2 [청구항 6] 제4항에 있어서,상기 제1 코팅층의 저항(r1)과 상기 제2 코팅층의 저항(r2)이 다음과 같은 조건만족하는전자 방출 표시 디바이스.r2 ＞ r1 [청구항 7] 제6항에 있어서,상기 제1 코팅층은 도전 재료로 이루어지고,상기 제2 코팅층저항 재료로 이루어지는전자 방출 표시 디바이스. [청구항 8] 제7항에 있어서,상기 도전 재료는 니켈(ni)로 이루어지고,상기 저항 재료는 크롬옥사이드이루어지는전자 방출 표시 디바이스. [청구항 9] 제5항에 있어서,상기 본체는 기둥형 또는 벽체형이루어지는전자 방출 표시 디바이스. [청구항 10] 제4항에 있어서,상기 전자 방출 유닛은 전자 방출부와, 이 전자 방출부를 제어하는 구동 전극을 포함하고,상기 발광 유닛은 형광층과 이 형광층의 일면에 형성되는 애노드 전극을 포함하며,상기 제2 코팅층은 상기 구동 전극 및 상기 애노드 전극접촉하는전자 방출 표시 디바이스. [청구항 11] 제10항에 있어서,상기 구동 전극들은 절연층을 사이에 두고 서로 다른 층에 위치하며 서로 교차하는 패턴으로 형성되는 캐소드 전극 및 게이트 전극으로 이루어지고,상기 전자 방출부는 상기 캐소드 전극과 게이트 전극의 교차 부위에서 상기 캐소드 전극연결되는전자 방출 표시 디바이스. [청구항 12] 제10항에 있어서,상기 구동 전극들은 상기 제1 기판 위에 서로 이격되어 위치하는 제1 전극 및 제2 전극과, 상기 제1 전극 및 제2 전극의 표면 일부를 덮으면서 서로 근접하도록 형성되는 제1 도전 박막과 제2 도전 박막으로 이루어지며,상기 전자 방출부는 상기 제1 도전 박막과 제2 도전 박막 사이연결되는전자 방출 표시 디바이스. [청구항 13] 제10항에 있어서,상기 전자 방출부가 탄소 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 탄소, 플러렌(c60) 및 실리콘 나노와이어로 이루어진 군으로부터 선택된 적어도 하나의 물질포함하는전자 방출 표시 디바이스.