통신 및 제어 네트워크용 다목적 디지탈 IC장치

[청구항 2] 제1항에 있어서,상기 인터페이스 마이크로 컴퓨터로부터 디지탈 메시지 신호를 수신 및 상기 네트워크를 통하여 동일한 것을 전송하기 위하여 상기 장치의 확장 모드내에서 동작할 수 있는장치포함하는것을특징으로 하는다목적 상호 통신장치. [청구항 3] 제1항에 있어서,상기 네트워크로부터 수신되는 디지탈 신호 메시지는 다수의 명령 비트 및 제어 비트, 상기 장치내에 수신 메시지 비트를 스토어하기 위한 장치, 스토어된 명령 비트의 첫번째 결합에 따라서 제어기능을 실행하기 위하여 미리 결정된 값의 스토어된 제어 비트에 반응하고 상기 첫번째 모드내에서 동작할 수 있는 장치와, 스토어된 명령 비트의 두번째 결합에 따라서 상기 인터페이스를 설정하기 위하여 상기 미리 결정된 값의 제어 비트에 반응하고 상기 확장모드 내에서 동작할 수 있는장치포함하는것을특징으로 하는다목적 상호 통신장치. [청구항 4] 제3항에 있어서,디지탈 신호 메시지는 상기 인터페이스가 설정된 후 동작하고 상기 네트워크로부터 수신되는 디지탈 신호 메시지에 반응하고 인터페이스 마이크로 컴퓨터에 상기 수신 메시지의 스토어 비트를 도달하기 위하여 상기 미리 결정된 값과 다른 제어 비트값을 가지는장치포함하는것을특징으로 하는다목적 상호 통신장치. [청구항 5] 제3항에 있어서,디지탈 신호 메시지는 상기 인터페이스가 설정된 후에 동작하고 상기 네트워크로부터 수신되는 디지탈 신호 메시지에 반응하고 스토어된 명령 비트의 세번째 결합에 따라서 상기 인터페이스를 디스에이블 하기 위한 상기 미리 결정된값의제어비트가지는것을특징으로 하는다목적 상호 통신장치. [청구항 6] 제1항에 있어서,상기 네트워크로부터 수신되는 디지탈 신호 메시지는 다수의 어드레스 비트, 다수의 명령 비트 및 제어 비트, 상기 장치내에 수신 메시지의 비트를 스토어하기 위한 장치, 상기 스토어된 어드레스 비트를 상기 장치에 배열된 어드레스와 비교 및 그와 동시에 스토어된 명령 비트의 첫번째 결합에 따라서 제어기능을 실행함으로서 미리 결정된 값의 제어비트에 반응하기 위하여 상기 첫번째 모드 내에서 동작할 수 있는 장치 및 상기 확장 모드내에서 동작할 수 있고 스토어된 명령 비트의 두번째 결합에 따라서 상기 인터페이스를 설정하기 위하여 상기 미리 결정된 값의 제어 비트에 반응하는장치포함하는것을특징으로 하는다목적 상호 통신장치. [청구항 7] 제6항에 있어서,디지탈 신호 메시지는 상기 인터페이스가 설정된 후 동작하고 상기 네트워크로부터 디지탈 신호 메시지에 반응하고 인터페이스 된 마이크로 컴퓨터에 상기 수신된 메시지의 스토어 비트를 접근하기 위하여 상기 미리 결정된 값과 다른 제어 비트값을 가지는장치포함하는것을특징으로 하는다목적 상호 통신장치. [청구항 8] 제1항에 있어서,디지탈 신호 메시지는 다수의 신호 비트 및 제어 비트, 상기 장치내에 수신 메시지의 비트를 스토어 하기 위한 장치, 상기 첫번째 모드내에서 동작할수 있고 상기 스토어된 메시지 비트의 미리 결정된 그룹을 명령 비트의 결합으로서 해석 및 그것에 따라서 제어 기능을 실행하기 위하여 스토어된 제어 비트의 한 값에 반응하는 장치 및 확장모드내에서 동작할 수 있고 상기 그룹의 스토어된 메시지 비트를 상기 인터페이스된 마이크로 컴퓨터용 데이타로서 해석하기 위하여 다른 값의 스토어된 제어 비트에 반응하는장치포함하는것을특징으로 하는다목적 상호 통신장치. [청구항 9] 제8항에 있어서,디지탈 신호 메시지는 상기 첫번째 모드내에서 동작하고 상기 스토어된 메시지 비트의 다른 그룹을 상기 장치를 확인하고 어드레스 비트로서 해석하기 위하여 상기 하나값의 스토어 된 제어 비트에 반응하는 장치와, 상기 확장 모드내에서 동작할 수 있고 상기 다른 그룹의 스토어된 메시지 비트를 상기 인터페이스 마이크로 컴퓨터용 데이타로서 해석하기 위하여 상기 다른값의 스토어된 제어 비트에 반응하는장치포함하는것을특징으로 하는다목적 상호 통신장치. [청구항 11] 제10항에 있어서,상기 어드레스 비교 장치에 관계없이 미리 결정된 제어 기능을 실행하기 위하여 상기 스토어된 명령 비트의 세번째 결합에 반응하는장치포함하는것을특징으로 하는통신장치. [청구항 15] 제14항에 있어서,상기 세트의 에러체킹 비트는 5개 비트 bch 에러 체킹코드포함하는것을특징으로 하는디지탈 ic 장치. [청구항 16] 제14항에 있어서,상기 에러체킹 비트를 선행하는 수신 메시지 비트가 수신될대 그것들이 스토어되는 직렬 시프트 레지스터, 상기 장치내에 전송 메시지의 부분을 형성하기 위해서 상기 레지스터내의 스토어된 최소한 몇 개 비트를 네트워크에 시프트 아웃하기 위한 장치, 새로운 세트의 에러 체킹 비트가 상기 어떤 비트의 논리값에 기본을 둔 상기 에러 코드 계산장치에 의해서, 계산되도록 그것들이 상기 레지스터로부터 시프트될 때 상기 에러 코드 계산 장치에 상기 어떤 비트를 공급하기 위한 장치와 상기 전송 메시지의 다른 부분으로서 네트워크에 상기 새로운 세트의 에러 체킹 비트를 전송하기 위한장치포함하는것을특징으로 하는디지탈 ic 장치. [청구항 17] 제16항에 있어서,수신 메시지의 어드레스 비트를 상기 장치에 배정된 어드레스와 비교하고 그것과 동시에 상기 명령 비트의 미리 결정된 결합에 따라서 제어기능을 실행하기 위한장치포함하는것을특징으로 하는디지탈 ic 장치. [청구항 18] 제16항에 있어서,상기 통신 장치에 대한 제어소자 외부에 연결되는 제어출력 터미널, 그것의 상태를 표시하기 위해서 상기 제어소자에 연결되는 스테이터스 터미널, 수신 메시지의 어드레스 비트를 상기 장치에 배정되는 어드레스와 비교하고 그것과 동시에 상기 명령 비트의 첫번째 결합에 따라서 상기 출력터미널의 논리값을 제어하기 위한 장치와, 네트워크에 응답 메시지를 전송하기 위하여 상기 장치 내에서 상기 명령 비트의 두번째 결합에 반응하는 장치를 포함하며, 상기 응답 메시지는 상기 수신 어드레스 및 명령 비트와 상기 스테이터스 터미널의 상태를 표시하는스테이터스비트포함하는것을특징으로 하는디지탈 ic 장치. [청구항 19] 제18항에 있어서,상기 스테이터스 비트는 상기 새로운 세트의 에러 체킹 비트가 상기 스테이터스 비트의 논리값을 고려하면서 계산하도록상기에러코드계산장치공급되는것을특징으로 하는디지탈 ic 장치. [청구항 21] 제20항에 있어서,상기 스테이터스 비트는 미리 결정된 비트의 수가 상기 직렬 시프트 레지스터로 시프트된 후에상기응답메시지추가되는것을특징으로 하는디지탈 ic 장치. [청구항 22] 제21항에 있어서,상기 스테이터스비트는 상기 하나 스테이지 내에 상기 스테이터스 비트의 논리값을 스토어하기 위하여 상기 시프트 레지스터 스테이지의 미리 결정된 하나로부터 비트가 시프트된 후 동작되는 장치와 그 후에 상기 응답 메시지의 부분으로서 상기 하나의 스테이터스로부터 상기 스토어된 스테이터스를 시프트하기 위한장치포함하는것을특징으로 하는디지탈 ic 장치. [청구항 23] 제20항에 있어서,상기 수신 메시지는 지속되는 두개 비트 간격 및 하나의 논리값을 가지는 시작 신호와, 상기 직렬 시프트 레지스터 내에 시작비트 레지스터 스테이지르 세트하기 위하여 상기 장치 내에서 상기 시작신호에 반응하는장치포함하는것을특징으로 하는디지탈 ic 장치. [청구항 24] 제23항에 있어서,상기 시프트 레지스터내에 스토어된 비트는 상기 응답 메시지를 형성하기 위해서 우선 상기 시작비트 레지스터 스테이지를 시프트 아웃하고 상기 레지스터내에 스토어된 비트가 시프트 아웃하기 전에 부가논리 "1"의 시작비트를 전송하기 위한 장치를 포함하고, 그것에 의해서 상기 전송응답 메시지의 시작에서 두개비트간격존속의시작신호제공하는것을특징으로 하는디지탈 ic 장치. [청구항 26] 제25항에 있어서,상기 전송 메시지는 온-오프 키이드 캐리어 신호를 포함하고, 상기 시작 신호는 두개 비트 간격 동안에하나의논리값가지는것을특징으로 하는통신 및 제어 시스템. [청구항 27] 제25항에 있어서,상기 레지스터내에 데이타를 로오드하기 위한 상기 장치는 상기 장치와 인터페이스 되는컴퓨터포함하는것을특징으로 하는통신 및 제어 시스템. [청구항 28] 제25항에 있어서,상기 레지스터내에 데이타를 로오드하기 위한 상기 장치는 네트워크를 통하여 수신되는 메시지를 복조하기 위하여디지탈복조기포함하는것을특징으로 하는통신 및 제어 시스템. [청구항 29] 제28항에 있어서,상기 디지탈 복조기는 수신 메시지의 시작 신호 부분을 검출하고 상기 시프트 레지스터의 미리 결정된 스테이지 내에그것을로오드하는것을특징으로 하는통신 및 제어 시스템. [청구항 30] 제29항에 있어서,상기 레지스터내에 스토어된 데이타는 우선 그것의 상기 미리 결정된 스테이지를 시프트 아웃하고, 상기 레지스터내에 스토어된 데이타가 시프트 아웃하기 전에 부가적 논리 "1"의 시작비트를 전송하기 위한 장치를 포함하고, 그것에 의해서 상기 전송 메시지의 상기 시작신호 부분은 상기부가의 시작 비트 및 상기 시프트 레지스터의 상기 미리 결정된 스테이지내에 스토어된 데이타에 의해서형성되는것을특징으로 하는통신 및 제어 시스템. [청구항 31] 제27항에 있어서,상기 시프트 레지스터의 하나 스테이지는 상기 인터페이스 마이크로 컴퓨터에 의해서 상기 시프트 레지스터내에 로오드된 데이타로서 리세트되는제어비트스테이지인것을특징으로 하는통신 및 제어 시스템. [청구항 32] 제27항에 있어서,상기 시프트 레지스터는 데이타 입력 및 클럭 입력, 상기 마이크로 컴퓨터 및 상기 시프트 레지스터의 데이타 압력을 상호 연결시키는 직렬 데이타선, 상기 마이크로 컴퓨터 및 상기 시프트 레지스터의 상기 클럭 입력을 상호 연결시키는 직렬 클럭선과 상기 마이크로 컴퓨터내에서 직렬 데이타 비트를 상기 직렬 데이타에 계속적으로 배열하고 클럭 펄스를 상기 직렬로 각 데이타 비트와 동시에 상기 직렬 클럭선에 적용하기 위한 장치를 가지며, 그것에 의해서 상기 레지스터내에상기직렬데이타비트시프트하는것을특징으로 하는통신 및 제어 시스템. [청구항 33] 제32항에 있어서,상기 마이크로 컴퓨터 및 상기 장치를 상호 연결시키는 리드-라이트선, 상기 장치 내에 상기 리드-라이트선을 정상적으로 높게 유지하기 위한 장치, 데이타가 상기 레지스터내에 로오드될 때 상기 마이크로 컴퓨터내에 상기 리드-라이트선을 낮게 유지하기 위한 장치, 상기 직렬 데이타선 및 직렬 클럭선 상호 연결을 설정하기 위하여 상기 장치내에서 낮게 되는 상기 리드-라이트선에 반응하는장치포함하는것을특징으로 하는통신 및 제어 시스템. [청구항 34] 제33항에 있어서,상기 데이타가 상기 레지스터내에 로오드 된후 상기 리드-라이트선이 높게 되도록 상기 마이크로 컴퓨터내에 장치와, 상기 장치내에서 네트워크에 상기 시작 신호의 전송을 시작하기 위하여 상기 마지막으로 지정된 장치에 반응하는장치포함하는것을특징으로 하는통신 및 제어 시스템. [청구항 35] 제34항에 있어서,상기 리드-라이트선이 낮은 것으로부터 높게 되도록 반응하여 미리 결정된 넓이의 제어신호를 발생하기 위한 디지탈 완-쇼트와, 네트워크에 대하여 상기 시작 신호의 전송을 시작하기 위하여 상기 제어 신호에 반응하는장치포함하는것을특징으로 하는통신 및 제어 시스템. [청구항 37] 제36항에 있어서,상기 인터페이스는 인터럽트선과 상기 장치내에서 상기 인터럽트선에 인터럽트 신호를 발생하기 위하여 상기 레지스터내에 수신 메시지의 스토어에 반응하는장치포함하는것을특징으로 하는통신 및 제어 시스템. [청구항 38] 제37항에 있어서,상기 직렬 시프트 레지스터의 출력 및 상기 직렬 데이타선 사이에 직렬로 연결되는 수신-송신 시프트 레지스터 스테이지와 상기 수신 메시지가 상기 직렬 시프트 레지스터내에 스토어된 후 미리 결정된 논리값에 상기 수신-송신 스테이지를 세트하기 위한장치포함하는것을특징으로 하는통신 및 제어 시스템. [청구항 40] 제39항에 있어서,상기 인터페이스는 직렬 데이타선 및 직렬 클럭선, 상기 직렬 시프트 레지스터의 출력을 상기 직렬 데이타선에 연결 시키기 위한 상기 장치내에 장치, 상기 장치내에 상기 직렬 클럭선을 상기 직렬 시프트 레지스터의 상기 클럭 입력에 연결시키는 장치와 상기 직렬 데이타선으로 상기 레지스터내에 스토어된 연속적인 비트를 시프트하기 위해서 연속적인 클럭 펄스를 상기 직렬 클럭선에 적용 및 상기 직렬 데이타선을 연속적으로 리딩 함으로서 상기 마이크로 컴퓨터내에 상기 레지스터내에 스토어된 메시지 비트를 리딩하기 위한장치포함하는것을특징으로 하는통신 및 제어 시스템. [청구항 41] 제40항에 있어서,상기 직렬 시프트 레지스터의 출력 및 상기 직렬 데이타선 사이에 직렬로 연결되고 상기 직렬 클럭선에 연결되는 클럭 입력을 가지는 수신-송신 시프트 레지스터 스테이지와, 상기 수신 메시지와 상기 직렬 시프트 레지스터내에 스토어된 후 미리 결정된 논리값에 상기 수신-송신 스테이지를 세팅하기 위한 장치를 포함하고, 그것에 의해서 메시지가 수신되는 것을 상기 마이크로컴퓨터표시되는것을특징으로 하는통신 및 제어 시스템. [청구항 42] 제41항에 있어서,상기 수신 메시지 비트가 상기 직렬 클럭선에 클럭 펄스를 적용함으로서 상기 수신-송신 스테이지 및 상기 직렬 시프트 레지스터로부터 시프트된 후 상기 직렬 시프트 레지스터 및 상기 수신-송신 스테이지는 0으로 채워지도록 상기 직렬 시프트 레지스터의 상기 데이타 입력에 0을 입력하기 위한장치포함하는것을특징으로 하는통신 및 제어 시스템. [청구항 44] 제43항에 있어서,상기 마이크로 컴퓨터내에 상기 리드-라이트선이 반대되는 논리값을 가지게 하는 장치, 상기 직렬 시프트 레지스터의 출력으로부터 상기 직렬 데이타선을 연결하지 않고 상기 직렬 시프트 레지스터의 데이타 입력에 상기 직렬 데이타선을 연결시키도록 상기 리드-라이트 제어선이 상기 반대되는 논리값을 가질 때 상기 장치내에서 동작하는 장치와, 직렬의 데이타 비트를 상기 직렬 데이타선에 연속적으로 배열 및 클럭 펄스를 직렬로 각 데이타 비트와 동시에 상기 직렬 클럭선에 적용하기 위한 상기 마이크로 컴퓨터내에 장치를 포함하며, 그것에 의해서 상기 레지스터내에상기직렬의데이타비트시프트하는것을특징으로 하는통신 및 제어 시스템. [청구항 45] 제44항에 있어서,상기 데이타 비트가 상기 레지스터내에 시프트된 후 상기 리드-라이트 선이 상기 미리 결정된 논리값을 가지게 하기 위한 상기 마이크로 컴퓨터내에 장치와 네트워크에 상기 시작 신호의 전송을 시작하기 위하여 상기 장치내에서 상기 마지막 지정 장치에 반응하는장치포함하는것을특징으로 하는통신 및 제어 시스템. [청구항 46] 제36항에 있어서,상기 직렬 시프트 레지스터의 출력 및 상기 직렬 데이타선 사이에 직렬로 연결되는 에러 코드 시프트 레지스터 스테이지, 상기 수신 메시지내에 에러를 검출하기 위한 상기 장치내에 에러 코드 검출장치와 에러가 수신 메시지 내에 검출될때 상기 에러 코드 레지스터 스테이지를 미리 결정된 논리값을 세팅하기 위하여 상기 에러 코드 검출장치에 의해서 제어되는 상기 장치내에장치포함하는것을특징으로 하는통신 및 제어 시스템. [청구항 47] 제46항에 있어서,상기 수신 메시지는 수신 메시지내에 모든 다른 비트에 기본을 둔 비트의 논리값으로 구성된 다수의 비트를 가지는 에러 코드를 포함하고, 상기 장치내에 상기 에러 코드 검출장치는 수신된 메시지의 상기 다른 비트에 기본을 둔 유사한 다수의 비트 에러 코드를 계산하고 전송된 메시지 내에 에러를 검출하기 위해서 상기 계산된 에러 코드 비트를 수신된메시지에러비트비교하는것을특징으로 하는통신 및 제어 시스템. [청구항 48] 제47항에 있어서,수신 메시지내에 상기 다수의 에러 코드 비트는 5개 비트 bch 에러 코드를 포함하고, 상기 장치내에 상기 에러 코드 검출장치는 상기 다른 비트의 수신된 메시지에 기본을 둔 유사한 5개 비트 bch 에러 코드를 계산하고 수신된 메시지내에 에러를 검출하기 위해서 상기 계산된 bch 에러 코드를 점차로 수신된 메시지의 bch에러코드부분비교하는것을특징으로 하는통신 및 제어 시스템. [청구항 49] 제44항에 있어서,상기 직렬 시프트 레지스터의 클럭 입력으로부터 상기 직렬 클럭선을 분리하기 위하여 상기 장치내에 상기 미리 결정된 신호에 반응하는장치포함하는것을특징으로 하는통신 및 제어 시스템. [청구항 50] 제46항에 있어서,수신된 메시지내에 비트의 수를 카운트하고 메시지의 끝으로 출력 신호를 발생하기 위한 메시지 비트 카운터와, 에러가 수신된 메시지 내에서 검출될때 상기 에러 코드 레지스터 스테이지를 미리 결정된 논리값에 세트하기 위해 상기 에러 코드 검출장치 및 상기 출력 신호에 의해서 공동으로 제어하는장치포함하는것을특징으로 하는통신 및 제어 시스템. [청구항 52] 제51항에 있어서,상기 시작 신호는 상기 두개 비트 간격 동안에 한나의논리값가지는것을특징으로 하는통신 및 제어 시스템. [청구항 53] 제52항에 있어서,상기 시작 신호는 두개 비트 간격 동안에 고주파 캐리어를 포함하고, 상기 데이타 비트는 논리 "1"비트에 대하여 상기 캐리어파의 존재 및 논리 "0"비트에 대하여캐리어의부재포함하는것을특징으로 하는통신 및 제어 시스템. [청구항 54] 제51항에 있어서,상기 지작 신호는 약115.2㎑ 주파수 및 상기 두개 비트 간격의 지속 시간을 가지는캐리어파포함하는것을특징으로 하는통신 및 제어 시스템. [청구항 55] 제51항에 있어서,상기 데이타 비트의 하나는 인터페이스가 상기 공통 네트워크선 및 마이크로 컴퓨터 사이에 설정 되도록 다수의 메시지 비트를 명령 비트로서 나타내는 제어 비트의 처음 논리값과, 상기 인터페이스가 인에이블된 후 다수의 메시지 비트를 상기 마이크로 컴퓨터용 데이타 비트로서 나타내는 상기 제어 비트의 다른 논리값을 가지는제어비트포함하는것을특징으로 하는통신 및 제어 시스템. [청구항 56] 제55항에 있어서,상기 송신 터미널에 공급되는 다수의 상기 메시지 비트는 상기 제어 비트가 상기 하나의 논리값을 가질때 어드레스 비트를 포함하고, 상기 어드레스 비트는 상기 마이크로 컴퓨터에 배정되는네트워크어드레스포함하는것을특징으로 하는통신 및 제어 시스템. [청구항 57] 제51항에 있어서,상기 장치내에 에러 코드 계산장치, 그것들이 상기 송신 터미널에 공급되는 것과 동시에 상기 에러 코드 계산장치에 상기 메시지 데이타를 공급하기 위한 장치와, 모든 상기 메시지 비트가 거기에 공급된 후 상기 계산 장치에 의해서 계산되는 에러 코드를 상기 송신 터미널에 공급하기 위한장치포함하는것을특징으로 하는통신 및 제어 시스템. [청구항 58] 제51항에 있어서,상기 장치내에 bch 에러 코드 계산장치, 그것들이 상기 송신 터미널에 공급될때 상기 bch 에러 코드 계산장치에 상기 메시지 데이타 비트를 공급하기 위한 장치와, 모든 상기 메시지 비트가 거기에 공급된 후 상기 bch 계산 장치내에서 발전되는 bch 에러 코드를 상기 송신 터미널에 공급하기 위한장치포함하는것을특징으로 하는통신 및 제어 시스템. [청구항 59] 제58항에 있어서,상기bch 에러 코드 계산장치는 모든 상기 메시지 비트가 거기에 공급된 후 상기 bch 에러 코드의 비트가 스토어되는 시프트 레지스터 장치와, 전송되는 메시지의 bch 에러 코드 부분을 형성하기 위해서 상기 bch 시프트 레지스터 장치내에 스토어되는 비트를 상기 송신 터미널에 시프트 아웃되기 위한장치포함하는것을특징으로 하는통신 및 제어 시스템. [청구항 60] 제59항에 있어서,의 논리값을 가지는 스톱 비트가 전송 메시지의 상기 bch 에러 코드 부분을 수행하는 상기 송신 터미널에 시프트 아웃 되도록 상기 에러 코드 비트가 상기 bch 시프트 레지스터 장치로부터 시프트될때 상기 bch 시프트 레지스터 장치의 데이타 입력에 0을 공급하기 위한장치포함하는것을특징으로 하는통신 및 제어 시스템. [청구항 61] 제57항에 있어서,상기 에러 코드가 공급된 후 논리값 0을 가지는 스톱 비트를 발생하고 상기 스톱 비트를 상기 송신 터미널에 공급하기 위한장치포함하는것을특징으로 하는통신 및 제어 시스템. [청구항 63] 제62항에 있어서,일단의 상기 계속되는 메시지 비트는 메시지가 다른 디지탈 ic의 어드레스를 지정하기 위하여 공통 네트워크선으로 다른 디지탈 ic의 어드레스와 일치하는어드레스 비트포함하는것을특징으로 하는통신 및 제어 시스템. [청구항 64] 제62항에 있어서,일단의 상기 계속되는 메시지 비트는 제어 로오드 명령을 포함하는 명령 비트의 첫번째 결합 및 네트워크선 및 마이크로 컴퓨터 사이의 인터페이스를 설정하기 위해서 명령을 포함하는 명령 비트의 두번째 결합을 가지는명령비트포함하는것을특징으로 하는통신 및 제어 시스템. [청구항 65] 제64항에 있어서,상기 제어로오드 명령은세드로오드명령인것을특징으로 하는통신 및 제어 시스템. [청구항 66] 제62항에 있어서,일단의 상기 계속되는 메시지 비트는 코드화된세드로오드명령포함하는것을특징으로 하는통신 및 제어 시스템. [청구항 67] 제62항에 있어서,일단의 상기 계속되는 메시지 비트는 코드화된 리스토어 로오드명령상태포함하는것을특징으로 하는통신 및 제어 시스템. [청구항 68] 제62항에 있어서,일단의 상기 계속되는 메시지 비트는 네트워크선 및 마이크로 컴퓨터 사이의 인터페이스를 설정하기 위해서 코드화된명령포함하는것을특징으로 하는통신 및 제어 시스템. [청구항 69] 제62항에 있어서,일단의 상기 계속되는 메시지 비트는 네트워크선으로 다수의 스테이션이 셰드 로오드 동작을 동시에 실행하는 것에 반응으로 코드화된 블록셰드 로오드명령포함하는것을특징으로 하는통신 및 제어 시스템. [청구항 70] 제62항에 있어서,일단의 상기 계속되는 메시지 비트는 네트워크선으로 다수의 스테이션이 리스토어 로오드 동작을 동시에 실행하는 것에 반응하여 코드화된 블록 리스토어 로오드명령포함하는것을특징으로 하는통신 및 제어 시스템. [청구항 71] 제62항에 있어서,일단의 상기 계속되는 메시지 비트는 네트워크선으로 모든 스테이션이 거기에 배정되는 어드레스와 관계없이 셰드 로오드 동작을 실행하는 것에 반응하여 코드화된스크램명령포함하는것을특징으로 하는통신 및 제어 시스템. [청구항 72] 제62항에 있어서,상기 디지탈ic는 상기 디지탈 ic에 대한 외부의 장치를 제어하기 위하여 출력 터미널을 가지고, 상기 계속되는 메시지 비트의 하나는 상기 외부 장치의 스테이터스에 일치하는 스테이터스 비트의 논리값을 가지는스테이터스비트인것을특징으로 하는통신 및 제어 시스템. [청구항 73] 제66항에 있어서,상기 일단의 계속되는 메시지 비트는 응답 메시지가 상기 공통 네트워크선을 통하여 전송되는 것을 리퀘스트하는비트포함하는것을특징으로 하는통신 및 제어 시스템. [청구항 74] 제67항에 있어서,상기 일단의 계속되는 메시지 비트는 응답 메시지가 상기 공통 네트워크선을 통하여 전송되는 것을 리퀘스트하는비트포함하는것을특징으로 하는통신 및 제어 시스템. [청구항 76] 제75항에 있어서,상기 인터페이스를 통하여 상기 마이크로 컴퓨터로부터 상기 장치에 전송되는 데이타를 스토어하기 위한 상기 장치내에 장치와, 네트워크 메시지로서, 상기 공통선으로 거기내에 스토어되는 마이크로 컴퓨터 데이타를 전송하기 위한 상기 장치내에장치포함하는것을특징으로 하는통신 및 제어 시스템. [청구항 77] 제76항에 있어서,상기 마이크로 컴퓨터 데이타의 전송은 상기 마이크로 컴퓨터에 의해서 상기 인터페이스를 통하여 전송되는 제어 신호에 반응하여시작되는것을특징으로 하는통신 및 제어 시스템. [청구항 78] 제76항에 있어서,상기 마이크로 컴퓨터 인터페이스는 리드-라이트선, 상기 마이크로 컴퓨터내에 제어 신호를 상기 리드-라이트선에 공급하기 위한 장치와, 상기 장치내에 상기 공통 네트워크선을 통하여 상기 마이크로 컴퓨터 데이타의 전송을 시작하기 위하여 상기 제어 신호에 반응하는장치포함하는것을특징으로 하는통신 및 제어 시스템. [청구항 79] 제78항에 있어서,상기 제어신호는 상기 리드-라이트선으로 계속되는 낮고 높은신호포함하는것을특징으로 하는통신 및 제어 시스템. [청구항 80] 제75항에 있어서,상기 마이크로 컴퓨터 인터페이스는 리드-라이트선과 상기 리드-라이트선이 상기 마이크로 컴퓨터가 상기 장치내에 스토어되는 메시지 비트를 리드할 수 있도록 하나의 논리값을 가질때 동작하고 상기 리드-라이트선이 상기 마이크로 컴퓨터가 상기 장치내에 데이타를 스토어하도록 반대되는 논리값을 가질때 동작하는장치포함하는것을특징으로 하는통신 및 제어 시스템. [청구항 81] 제80항에 있어서,상기 마이크로 컴퓨터 데이타가 네트워크 메시지로서 상기 공통선으로 스토어된 데이타를 전송하기 위하여 상기 장치내에 스토어된 후 상기 리드-라이트선이 상기 하나의 논리값을 가질때 상기 장치내에서 동작하는장치포함하는것을특징으로 하는통신 및 제어 시스템. [청구항 83] 제82항에 있어서,상기 비교적낮은 보호 속도는 300보오의 순서내에 있고 상기 첫번째네트워크선전력선인것을특징으로 하는디지탈 ic 장치. [청구항 84] 제82항에 있어서,상기 비교적높은 보오 속도는 38,400보오의 순서내에 있고 상기 다른네트워크선광섬유 케이블인것을특징으로 하는디지탈 ic 장치. [청구항 85] 제82항에 있어서,상기 비교적낮은 보오 속도는 1200보오의 순서내에 있고 상기 첫번째 네트워크선은 뒤틀린쌍선인것을특징으로 하는디지탈 ic 장치. [청구항 87] 제86항에 있어서,상기 집적회로의 외부핀에 상기 복조되는 장치의 출력을 연결시키기 위한 상기 테스트 모드내에서 동작하는장치포함하는것을특징으로 하는디지탈 ic 장치. [청구항 89] 제88항에 있어서,미리 결정된 시간 간격을 조절하기 위한장치포함하는것을특징으로 하는통신 및 제어 네트워크. [청구항 90] 제88항에 있어서,상기 타이머는 상기 미리 결정된 시간 간격을 변화시키기 위해서 선택적으로 접지될 수 있는다수의입력가지는것을특징으로 하는통신 및 제어 네트워크. [청구항 92] 제91항에 있어서,미리 결정된 시간 간격을 변화시키기 위한장치포함하는것을특징으로 하는통신 및 제어 네트워크. [청구항 93] 제91항에 있어서,상기 마지막 지정된 장치는 상기 출력 신호에 반응하여 반대되는 논리값으로 상기 제어 출력 터미널에 관한상기신호변화시키는것을특징으로 하는통신 및 제어 네트워크. [청구항 94] 제91항에 있어서,인에이블 인터페이스 명령을 포함하는 메시지의 수신에 반응하여 연결된 마이크로 컴퓨터에 인터페이스를 설정하기 위해서 확장 모드내에서 동작할 수 있는 상기 장치와, 상기 제어 출력 터미널을 상기 확장 모드 내에서 상기 인터페이스의 부분으로서 허용하는장치포함되는것을특징으로 하는통신 및 제어 네트워크. [청구항 95] 제88항에 있어서,인에이블 인터페이스 명령을 포함하는 메시지의 수신에 반응하여 인터페이스를 연결된 마이크로 컴퓨터에 설정하기 위해서 확장모드내에서 동작할 수 있는 상기 장치와, 상기 첫째 및 둘째 제어 출력 터미널을 상기 확장모드 내에서 상기 인터페이스의 부분으로서 이용하는장치포함하는것을특징으로 하는통신 및 제어 네트워크. [청구항 96] 제95항에 있어서,상기 장치의 출력 터미널은 상기 확장 모드내에서상기인터페이스의부분형성하는것을특징으로 하는통신 및 제어 네트워크.