최종산출물 · 특허 지식베이스

인피니밴드 네트워크의 물리적 범위를 확장하기 위한 방법

uuid
9cf4e702-9334-5f79-9923-f796acdff589
출원번호
1020087003373
출원연도
2006
IPC
H04L 29/04
분류
전기(H섹션)
문맥 (context)
[청구항 11] 논리 회로(logic circuit)로 구성되는 인피니밴드(infiniband) 패킷을 운반하기 위한 장치에 있어서 상기 장치는 인피니밴드 라우팅 및 qos 컴포넌트로 연결되는 인피니밴드 인터페이스 를 포함하며, 인피니밴드 라우팅 및 qos 블록의 인피니밴드(ib)에서 wan으로의 경로(ib to wan path)가 캡슐화/역-캡슐화(encap) 컴포넌트로 연결되며, 상기 encap 컴포넌트의 ib에서 wan으로의 경로가 wan 인터페이스로 연결되고, 상기 wan 인터페이스의 wan에서 ib로의 경로(wan to ib path)가 encap 컴포넌트로 연결되며, 상기 encap 컴포넌트의 wan에서 ib로의 경로가 128kib를 초과하는 벌크 버퍼 메모리로 연결되어, wan 인터페이스를 통해 인피니밴드 링크 거리가 10㎞ 이상의 거리로 확장되고, 상기 벌크 버퍼 메모리는 인피니밴드 인터페이스의 wan에서 ib로의 경로로 연결되어 있으며, 크레딧 관리 유닛(credit management unit)이 wan에 대한 크레딧을 생성하고, 인피니밴드 인터페이스로의 백 프레셔(back pressure)를 발생시키며, encap 컴포넌트가 크레딧 관리 유닛으로 연결되어 크레딧 정보를 캡슐화하고, 역-캡슐화하고, 관리 블록이 인피니밴드 서브넷 관리 에이전트(infiniband subnet management agent), wan 엔드-투-엔드 협상 및 관리 서비스를 제공하는 것을 특징으로 하는 인피니밴드 패킷을 운반하기 위한 장치 [청구항 12] 제 11 항에 있어서,상기 장치는 각 방향으로 동시에 초당 1기가바이트의 인피니밴드 패킷의 전송률을 유지하는 것을 특징으로 하는 인피니밴드 패킷운반하기 위한장치. [청구항 13] 제 11 항에 있어서,인피니밴드 인터페이스는, wan 클럭 도메인(clock domain)에서 인피니밴드 클럭 도메인으로 변환하기 위한 추가적인 흐름 제어 버퍼링 유닛을 포함하는 것을 특징으로 하는 인피니밴드 패킷운반하기 위한장치. [청구항 14] 제 11 항 또는 제 12 항에 있어서,컴포넌트는 ipv6, ipv6의 udp, ipv6의 dccp, atm aal5, 및 gfp 중 하나 이상을 포함하는 복수의 네트워크를 지원하는 것을 특징으로 하는 인피니밴드 패킷운반하기 위한장치. [청구항 15] 제 11 항 또는 제 12 항에 있어서,인터페이스는sonet/sdh, 10gbase-r, 인피니밴드(infiniband) 및 10gbase-w 중 하나 이상을 포함하는 복수의 네트워크 포맷을 지원하는 프레이머 유닛(framer unit)과,sonet/sdh, 10gbase-r 및 인피니밴드 중 하나 이상을 지원하는 광학 서브시스템(optical subsystem)을 더 포함하는 것을 특징으로 하는 인피니밴드 패킷운반하기 위한장치. [청구항 16] 제 15 항에 있어서,상기 광학 서브시스템은 홀로 사용되거나, 또는 sonet/sdh 멀티플렉서, 광학 재생기(optical regenerator), 패킷 라우터 및 셀 스위치 중 하나와 연결되는 경우, ibta 인피니밴드 아키텍처 릴리즈 1.2(ibta infiniband architecture release 1.2)에 의해 특정되는 것 이상의 거리에 도달하는 것을 특징으로 하는 인피니밴드 패킷운반하기 위한장치. [청구항 17] 제 11 항 또는 제 12 항에 있어서,벌크 버퍼 메모리(bulk buffer memory)는 복수의 fifo 구조로부터, 패킷이 수신된 순서와 상이한 순서로, 패킷을 가져오는 것을 특징으로 하는 인피니밴드 패킷운반하기 위한장치. [청구항 18] 제 11 항 또는 제 12 항에 있어서,레딧 관리 유닛은, 크레딧 블록 크기를 증가시키거나, 또는 광고 당 블록의 개수를 증가시키거나, 또는 크레딧 블록 크기도 증가시키고 광고 당 블록의 개수도 증가시킴으로써, 인피니밴드 표준기술문서(infiniband specification)가 정의하는 것보다 많은 크레딧을 광고하는 것을 특징으로 하는 인피니밴드 패킷운반하기 위한장치. [청구항 19] 제 11 항 또는 제 12 항에 있어서,관리 블록은범용 프로세서와,wan과 ib 인터페이스 모두를 통해 패킷을 전송하고 수신하는 수단을 더 포함하는 것을 특징으로 하는 인피니밴드 패킷운반하기 위한장치. [청구항 20] 제 11 항 또는 제 12 항에 있어서,상기 벌크 버퍼 메모리는복수의 ddr2 메모리 모듈(dimms)을 더 포함하며, 이때, 제어 로직이 ddr2 메모리 내에 복수의 fifo 구조를 유지하고, fifo 구조 각각은, wan에서 인피니밴드로의 가상 레인(wan to infiniband vl)을 버퍼링하기 위해 사용되며, 인피니밴드 인터페이스에서의 혼잡(congestion)으로 인하여 어떠한 패킷도 폐기되지 않음이 보장되도록, 메모리 외부로의 패킷 흐름이 조정되는 것을 특징으로 하는 인피니밴드 패킷운반하기 위한장치. [청구항 21] 제 11 항에 있어서,방향에서 동시에 초당 1기가바이트의 인피니밴드 패킷의 최대 송신율을 유지하기 위해, 상기 장치는 wan 클럭 도메인에서 ib 클럭 도메인으로 전환하기 위한 추가적인 흐름 제어 버퍼링 유닛으로서, encap 컴포넌트가 ipv6, ipv6의 udp, ipv6의 dccp, atm aal5 및 gfp 중 한 이상을 포함하는 복수의 네트워크를 지원하는 특징의, 상기 추가적인 흐름 제어 버퍼링 유닛과,sonet/sdh, 10gbase-r, 인피니밴드(infiniband) 및 10gbase-w 중 하나 이상을 포함하는 복수의 네트워크 포맷을 지원하는 프레이머 유닛(framer unit)과,sonet/sdh, 10gbase-r 및 인피니밴드 중 하나 이상을 지원하도록 연결되는 광학 서브시스템(optical subsystem)을 더 포함하며, 이때 상기 광학 서브시스템은 홀로 사용되거나, sonet/sdh 멀티플렉서, 또는 광학 재생기(optical regenerator), 또는 패킷 라우터, 또는 셀 스위치와 연결될 때, ibta 인피니밴드 아키텍처 릴리즈 1.2에 의해 특정된 것 이상의 거리에 도달하고,벌크 버퍼 메모리(bulk buffer memory)는, 패킷이 수신되었던 순서와 상이한 순서로 복수의 fifo 구조로부터 패킷을 가져오며, 상기 벌크 버퍼 메모리는복수의 ddr2 메모리 모듈(dimms)을 더 포함하고, 이때, 제어 로직이 복수의 fifo 구조를 상기 ddr2 메모리 내에 유지하며, fifo 구조 각각은 wan에서 인피니밴드로의 가상 레인(wan to infiniband vl)을 버퍼링하도록 사용되고,인피니밴드 인터페이스에서의 혼잡(congestion)으로 인하여 어떠한 패킷도 폐기되지 않음이 보장되도록, 메모리 밖으로의 패킷 흐름이 조정되며, 크레딧 관리 유닛은, 광고 당 크레딧 블록의 크기를 증가시키거나, 또는 블록의 개수를 증가시키거나, 또는 크레딧 블록의 크기를 증가시키고 블록의 개수를 증가시킴으로써, 인피니밴드 표준기술문서(infiniband specification)가 정의하는 것보다 많은 크레딧(credit)을 광고하며,관리 블록은 범용 프로세서와, wan과 ib 인터페이스 모두를 통해 패킷을 전송하고 수신하기 위한 수단을 더 포함하는 것을 특징으로 하는 인피니밴드 패킷운반하기 위한장치. [청구항 22] 제 11 항 또는 제 21 항에 있어서,컴포넌트가 널 캡슐화(null encapsulation)를 수행하고, 원래의 인피니밴드 패킷을 발행하는 것을 특징으로 하는 인피니밴드 패킷운반하기 위한장치. [청구항 23] 제 11 항 또는 제 21 항에 있어서,상기 벌크 버퍼 메모리는복수의 sram 메모리 칩을 더 포함하며, 이때 제어 로직이 sram 메모리 칩 내에 복수의 fifo 구조를 유지하며, fifo 구조 각각은 wan에서 인피니밴드로의 가상 레인(wan to infiniband vl)을 버퍼링하기 위해 사용되고,인피니밴드 인터페이스에서의 혼잡(congestion)으로 인하여 어떠한 패킷도 폐기되지 않는 것이 보장되도록 메모리의 외부로의 패킷 흐름이 조정되는 것을 특징으로 하는 인피니밴드 패킷운반하기 위한장치. [청구항 24] 제 23 항에 있어서,메모리칩은 qdr2 sram인 것을 특징으로 하는 인피니밴드 패킷운반하기 위한장치. [청구항 25] 제 21 항에 있어서,벌크 버퍼 메모리는 복수의 sram 메모리 칩을 포함하며,제어 로직은 sram 메모리 칩 내에 복수의 fifo 구조를 유지하고,fifo 구조 각각은, wan에서 인피니밴드로의 가상 레인을 버퍼링하기 위해 사용되며,인피니밴드 인터페이스에서의 혼잡(congestion)으로 인하여 어떠한 패킷도 폐기되지 않는 것이 보장되도록 메모리의 외부로의 패킷 흐름이 조정되는 것을 특징으로 하는 인피니밴드 패킷운반하기 위한장치. [청구항 26] 제 11 항 또는 제 21 항에 있어서,인피니밴드 패킷은 ipv6 패킷의 페이로드 구조(payload structure) 내에 위치되는 것을 특징으로 하는 인피니밴드 패킷운반하기 위한장치. [청구항 27] 제 11 항 또는 제 21 항에 있어서,레딧 데이터는 ipv6 헤더 내의 확장 헤더(extension header)에서 인코딩되는 것을 특징으로 하는 인피니밴드 패킷운반하기 위한장치. [청구항 28] 제 11 항 또는 제 21 항에 있어서,컴포넌트는 ieee802.3ae 조항 49에 의해 정의된 66/64b 부호화 방식(coding scheme)과 호환되는 방식으로 인피니밴드 패킷을 프레이밍(frame)하며,상기 encap 컴포넌트는 프레이밍에 호환되는 조항 49를 제거하고, 원본 인피니밴드 패킷을 복구하는 것을 특징으로 하는 인피니밴드 패킷운반하기 위한장치. [청구항 29] 제 28 항에 있어서,크레딧 정보는 66/64b 코드에서의 순서 세트(ordered set)로 인코딩되는 것을 특징으로 하는 인피니밴드 패킷운반하기 위한장치. [청구항 30] 제 11 항 또는 제 21 항에 있어서,인피니밴드 패킷은, ipv6, 또는 ipv4 패킷 내에 포함되는 udp, 또는 dccp 데이터그램의 페이로드 구조(payload structure) 내에 위치하는 것을 특징으로 하는 인피니밴드 패킷운반하기 위한장치. [청구항 31] 제 11 항 또는 제 21 항에 있어서,상기 인피니밴드 패킷은 atm 적응 계층 5(aal 5)에 따르는 atm 셀로 분할(segment)되는 것을 특징으로 하는 인피니밴드 패킷운반하기 위한장치. [청구항 32] 제 11 항 또는 제 21 항에 있어서,상기 인피니밴드 패킷은 gfp(generic framing protocol) 패킷의 페이로드 구조 내에 위치하고, sonet/sdh 프레임 내에 위치하는 것을 특징으로 하는 인피니밴드 패킷운반하기 위한장치. [청구항 33] 제 11 항 또는 제 21 항에 있어서,레딧 데이터는 캡슐의 페이로드 구조에서 인코딩되는 것을 특징으로 하는 인피니밴드 패킷운반하기 위한장치. [청구항 34] 시스템에 있어서 상기 시스템은 - 제 1 장치로 연결되는 제 1 인피니밴드 패브릭(infiniband fabric), - 제 2 장치로 연결되는 상기 제 1 장치, - 제 2 인피니밴드 패브릭으로 연결되는 상기 제 2 장치 를 포함하며, 이때, 상기 제 1 장치 및 제 2 장치는 인피니밴드 패킷을 원거리 통신망 네트워크 프로토콜로 캡슐화 및 역-캡슐화하기 위한 로직 회로와, 128kib를 초과하는 수신 벌크 버퍼 메모리에 상기 인피니밴드 패킷을 버퍼링하기 위한 로직 회로와, 상기 수신 벌크 버퍼 메모리의 용량 불충분으로 인해 상기 수신 벌크 버퍼 메모리에 의해 어떠한 패킷도 폐기되지 않도록 10㎞이상의 원거리 통신망을 통해 인피니밴드 패킷의 흐름을 조정하기 위한 로직 회로와, 캡슐화된 인피니밴드 패킷을 운반하는 네크워크 인터페이스 를 포함하는 것을 특징으로 하는 시스템 [청구항 35] 제 34 항에 있어서,제 1 장치 및 제 2 장치는 확장된 wan 네트워크를 통해 간접적으로 연결되며, 상기 확장된 wan 네트워크는 sonet/sdh 멀티플렉서, 광학 재생기(optical regenerator), 패킷 라우터 및 셀스위치중하나이상포함하는것을특징으로 하는시스템. [청구항 36] 제 34 항 또는 제 35 항에 있어서,네트워크 내의 상태, 또는 관리자 설정(administrative configuration)을 기반으로 하는 장치에 의하여, encap 컴포넌트로의 패킷의 흐름 속도(flow rate)가 최대 가능한 속도(rate)이하제한되는것을특징으로 하는시스템. [청구항 37] 제 34 항 또는 제 35 항에 있어서,상기 시스템은두 개의 장치 사이에 존재하는, 패킷, 또는 셀 스위치되거나 라우팅되는 네트워크를 더 포함하고, 이때 셋 이상의 장치가 상기 네트워크에 연결될 수 있고, 각각의 종단 장치가 패킷을 캡슐화하여,둘이상의도착지장치드레싱하는것을특징으로 하는시스템. [청구항 38] 제 34 항 또는 제 35 항에 있어서,청구항 제 21 항에 따르는장치더포함하는것을특징으로 하는시스템. [청구항 39] 제 34 항 또는 제 35 항에 있어서,청구항 제 25 항에 따르는장치더포함하는것을특징으로 하는시스템. [청구항 40] 제 34 항 또는 제 35 항에 있어서,상기 장치는분리된 lid(local identifier) 어드레스 공간 및 상이한 서브넷 프리픽스(subnet prefix)를 갖는 2개의 인피니밴드 패브릭(infiniband fabric),장치와 일체 구성되는 패킷 라우팅 컴포넌트를 더 포함하며,로직 회로가 grh(global route header)의 도착지 gid(global identifier)를 조사함으로써, 인피니밴드 패킷의 lid 어드레스를 판단하며,로직 회로는 인피니밴드 패킷의 lid, 또는 sl(service level), 또는 vl(virtual lane)을, grh로부터의 정보를 이용하여대체하는것을특징으로 하는시스템.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
인피니밴드 패킷을 운반하는 장치에서 인피니밴드 인터페이스의 혼잡으로 인해 패킷이 폐기되지 않도록 보장하기 위해 벌크 버퍼 메모리와 관련하여 수행되는 제어 로직의 역할은 무엇인가?
추론 과정 (compact_reasoning)
  1. 1과제 해석task_interpretation

    인피니밴드 인터페이스의 혼잡 시 패킷 폐기를 방지하기 위해 벌크 버퍼 메모리와 관련된 제어 로직이 수행하는 역할을 파악해야 한다.

  2. 2정보 추출information_extraction

    청구항 20 및 21에서 제어 로직이 DDR2 메모리 내에 복수의 FIFO 구조를 유지하며, 혼잡 시 패킷 폐기를 방지하기 위해 메모리 외부로의 패킷 흐름을 조정한다는 내용을 추출한다.

    • 제어 로직이 ddr2 메모리 내에 복수의 fifo 구조를 유지하고, fifo 구조 각각은, wan에서 인피니밴드로의 가상 레인(wan to infiniband vl)을 버퍼링하기 위해 사용되며, 인피니밴드 인터페이스에서의 혼잡(congestion)으로 인하여 어떠한 패킷도 폐기되지 않음이 보장되도록, 메모리 외부로의 패킷 흐름이 조정되는 것
  3. 3근거 선택evidence_selection

    제어 로직의 구체적인 동작인 FIFO 구조 유지와 패킷 흐름 조정에 관한 구절을 선택한다.

    • 제어 로직이 ddr2 메모리 내에 복수의 fifo 구조를 유지하고, fifo 구조 각각은, wan에서 인피니밴드로의 가상 레인(wan to infiniband vl)을 버퍼링하기 위해 사용되며, 인피니밴드 인터페이스에서의 혼잡(congestion)으로 인하여 어떠한 패킷도 폐기되지 않음이 보장되도록, 메모리 외부로의 패킷 흐름이 조정되는 것
  4. 4논리 통합logical_integration

    제어 로직은 메모리 내에 가상 레인(VL)을 버퍼링하기 위한 FIFO 구조를 유지함으로써 데이터를 관리하고, 인터페이스 혼잡 시 메모리 외부로 나가는 패킷의 흐름을 조정하여 패킷 폐기를 방지한다.

    • 제어 로직이 ddr2 메모리 내에 복수의 fifo 구조를 유지하고, fifo 구조 각각은, wan에서 인피니밴드로의 가상 레인(wan to infiniband vl)을 버퍼링하기 위해 사용되며, 인피니밴드 인터페이스에서의 혼잡(congestion)으로 인하여 어떠한 패킷도 폐기되지 않음이 보장되도록, 메모리 외부로의 패킷 흐름이 조정되는 것
  5. 5결론 도출conclusion_formulation

    제어 로직은 DDR2 메모리 내에 복수의 FIFO 구조를 유지하여 각 가상 레인을 버퍼링하고, 인피니밴드 인터페이스의 혼잡 시 메모리 외부로의 패킷 흐름을 조정함으로써 패킷 폐기를 방지한다.

    • 제어 로직이 ddr2 메모리 내에 복수의 fifo 구조를 유지하고, fifo 구조 각각은, wan에서 인피니밴드로의 가상 레인(wan to infiniband vl)을 버퍼링하기 위해 사용되며, 인피니밴드 인터페이스에서의 혼잡(congestion)으로 인하여 어떠한 패킷도 폐기되지 않음이 보장되도록, 메모리 외부로의 패킷 흐름이 조정되는 것
  6. 6답변 생성answer_generation

    추출된 정보를 바탕으로 질문에 대한 최종 답변을 작성한다.

    • 제어 로직이 ddr2 메모리 내에 복수의 fifo 구조를 유지하고, fifo 구조 각각은, wan에서 인피니밴드로의 가상 레인(wan to infiniband vl)을 버퍼링하기 위해 사용되며, 인피니밴드 인터페이스에서의 혼잡(congestion)으로 인하여 어떠한 패킷도 폐기되지 않음이 보장되도록, 메모리 외부로의 패킷 흐름이 조정되는 것
근거 (evidence)
  • 제어 로직이 ddr2 메모리 내에 복수의 fifo 구조를 유지하고, fifo 구조 각각은, wan에서 인피니밴드로의 가상 레인(wan to infiniband vl)을 버퍼링하기 위해 사용되며, 인피니밴드 인터페이스에서의 혼잡(congestion)으로 인하여 어떠한 패킷도 폐기되지 않음이 보장되도록, 메모리 외부로의 패킷 흐름이 조정되는 것
최종 답변 (final_answer)
제어 로직은 DDR2 메모리 내에 복수의 FIFO 구조를 유지하여 각각의 FIFO 구조가 WAN에서 인피니밴드로의 가상 레인(wan to infiniband vl)을 버퍼링하도록 하며, 인피니밴드 인터페이스의 혼잡으로 인해 패킷이 폐기되지 않도록 메모리 외부로의 패킷 흐름을 조정하는 역할을 수행한다.
핵심 해석 (core_interpretation)
인피니밴드 인터페이스의 혼잡 상황에서 패킷 손실을 방지하기 위해, 제어 로직이 메모리 내에 가상 레인별 FIFO 구조를 관리하고 패킷의 외부 유출 흐름을 제어하는 기술이다.