펄스 발신 회로

[청구항 2] 제1항에 있어서,입력신호보다 더 빨리 논리레벨을 변화시키는 입력신호를 수신하는 제1 및 제2논리회로중 한 논리회로는 상기 더 빠른 변화입력 신호에 응해서 그것의 출력신호 레벨을 변화시키며, 다른 논리회로는 상기 한 논리회로의 출력신호에 의해 제어되고 상기 한 논리회로의 출력신호레벨이 소정레벌을 통과할 경우 상기 한 논리회로의 출련신호 레벨과 반대인 레벨로그것의출력신호레벨변화시키는것을특징으로하는펄스발신회로. [청구항 3] 제2항에 있어서,제3논리회로로부터의 펄스출력의 펄스폭이 제1 및 제2논리회로의 양 출력신호가 소정레벨을 통과하는 오비랩핑 시간에 의해 정해지는것을특징으로하는펄스발신회로. [청구항 4] 제1항에 있어서,상기제1, 제2 및 제3논리회로의 각각이 nand 논리회로에 의해형성되는것을특징으로하는펄스발신회로. [청구항 5] 제4항에 있어서,상기nand 회로의 각각이 cmos 회로에 의해형성되는것을특징으로하는펄스발신회로. [청구항 6] 제5항에 있어서,회로가 트랜지스터의 공통 접속원인 전력공급단자에 연결되고 서로 병렬로 연결된 제1 및 제2 p채널 증가 트랜지스터 및 직렬연결 부분의 한 끝이 상기 제1 및 제2 p채널 증가 트랜지스터의 공통 접속 드레인에 연결되고 다른 끝은 접지 레벨단자로 연결되며 서로 질렬로 연결되어 있는 제1 및 제2n채널증가트랜지스터구성되는것을특징으로하는펄스발신회로. [청구항 7] 제4항에 있어서,상기nand 논리회로의 각각이 n채널 mos 회로에 의해형성되는것을특징으로하는펄스발신회로. [청구항 8] 제7항에 있어서,채널mos 회로가 하나의 공핍형 트랜지스터와 2개의 증가형 트랜지스터로 구성되어 있고 이 트랜지스터가직렬연결되는특징으로하는펄스발신회로. [청구항 9] 제7항에 있어서,제1논리회로에서 제1트랜지스터의 게이트는 상기 한 입력신호를 수신하고 제2트랜지스터의 게이트는 상기 다른 입력신호를 수신하며 제3트랜지스터의 게이트는 제2논리회로의 출력신호를 수신하고 제2논리회로에서 제1트랜지스터의 게이트는 상기 다른 입력신호를 수신하고 제2트랜지스터의 게이트는 상기 한 입력신호를 수신하며 제3트랜지스터의 개이트는 제1논리회로의 출력신호를 수신하는 상기 제1 및 제2논리회로의 각 n 채널 mos 회로가 직렬로 연결된 3개의 증가 트랜지스터로 구성되며, 제3논리회로에서 제1증가형 트랜지스터의 게이트는 제1논리회로의 출력신호를 수신하고 제2증가형 트랜지스터의 게이트는 제2논리회로의 출력신호를 수신하는 제3 n채널 mos 논리회로가 서로 직렬로 연결된 2개의 증가형 트랜지스터와 한공핍형트랜지스터구성되는것을특징으로하는펄스발신회로. [청구항 10] 제1항에 있어서,상기제1, 제2 및 제3논리회로의 각각이 nor 논리회로에 의해형성되는것을특징으로하는펄스발신회로.