반도체기억장치의 제조방법

[청구항 2] 제1항전기 홈의 저부에는 소자분리용 두꺼운 절연막이형성되어 있는반도체 기억장치. [청구항 3] 제1항또는 제2항에 있어서 전기 홈측벽의 경사각직각인반도체 기억장치. [청구항 4] 제1항또는 제2항에 있어서 전기 홈 측벽의 경사각은 50 내지 80도의 사이설정되는반도체 기억장치. [청구항 6] 제3항전기 형성된 홈의 측벽에 면하는 반도체 기판영역에 제1도전형의 불순물 확산층과 제2도 전형의 불순물 확산층으로 되는 2층의 불순물 확산층을 다시 갖추고 이에 따라 하이-씨(hi-c) 구조형성하는반도체 기억장치. [청구항 7] 제4항전기 형성된 홈의 측벽에 면하는 반도체 기판영역에 제1도전형의 불순물 확산층과 제2도전형의 불순물 확산층으로 되는 2층의 불순물 확산층을 다시 갖추고 이에 따라 하이-씨(hi-c)구조형성하는반도체 기억장치. [청구항 8] 제2항전기홈의 저부에 형성된 두꺼운 절연막 밑에 채널 케트용 제1도전형 불순물 확산층다시 갖춘반도체 기억장치. [청구항 9] 제3항전기홈의 저부에 형성된 두꺼운 절연막 밑에 채널 커트용 제1도전형 불순물 확산층다시 갖춘반도체 기억장치. [청구항 10] 제4항전기 홈의 저부에 형성된 두꺼운 절연막 밑에 채널커트용 제1도전형 불순물 확산층다시 갖춘반도체 기억장치. [청구항 11] 제5항전기 홈의 저부에 형성된 두꺼운 절연막 밑에 채널커트용 제1전도형 불순물 확산층다시 갖춘반도체 기억장치. [청구항 12] 제2항전기 홈 저부에 형성된 두꺼운 절연막산화 실리콘막인반도체 기억장치. [청구항 13] 제3항전기 홈 저부에 형성된 두꺼운 절연막산화 실리콘막인반도체 기억장치. [청구항 14] 제4항전기 홈 저부에 형성된 두꺼운 절연막산화 실리콘막인반도체 기억장치. [청구항 15] 제5항전기 홈 저부에 형성된 두꺼운 절연막산화 실리콘막인반도체 기억장치. [청구항 16] 제6항전기 홈 저부에 형성된 두꺼운 절연막산화 실리콘막인반도체 기억장치. [청구항 17] 제1항또는 제2항에 있어서 전기 반도체 기억장치는 mos 트랜지스터로 구성되는전송 게이트와전기커패시터부로되는메모리 셀인반도체 기억장치. [청구항 18] 제3항전기 반도체 기억장치는 mos 트랜지스터로 구성되는 전송 게이트와 전기 커패시터 부로 되는 메로리셀인반도체 기억장치. [청구항 19] 제4항전기 반도체 기억장치는 mos 트랜지스터로 구성되는 전송 게이트와 전기 커패시터 부로 되는 메로리셀인반도체 기억장치. [청구항 20] 제5항전기 반도체 기억장치는 mos 트랜지스터로 구성되는 전송 게이트와 전기 커패시터 부로 되는 메로리셀인반도체 기억장치. [청구항 21] 제6항전기 반도체 기억장치는 mos 트랜지스터로 구성되는 전송 게이트와 전기 커패시터 부로 되는 메로리셀인반도체 기억장치. [청구항 22] 제7항전기 반도체 기억장치mos 트랜지스터로 구성되는 전송 게이트와 전기 커패시터 부로 되는 메로리셀인반도체 기억장치. [청구항 31] 제24항에 있어서 전기 홈 측벽의 경사각은 50도 내지 80도 사이설정되는반도체 기억장치의 제조방법.