에지컴바이너, 이를 이용한 주파수 체배기 및 주파수 체배방법

[청구항 1] 펄스 발생기로부터 생성된 펄스를 이용하여 상승 에지 및 하강 에지를 생성하는 에지컴바이너에 있어서, 차동 캐스코드 전압 스위치 로직(differential cascode voltage switch logic, dcvsl)을 포함하되, 상기 차동 캐스코드 전압 스위치 로직의 제1pmos 트랜지스터 및 제2pmos 트랜지스터의 턴오프(turn-off)동작을 각각 제어하여 고속 동작이 가능하도록 하는 제1제어부 및 제2제어부를 포함하는 제1신호출력부; 및 상기 제1신호출력부의 출력신호마다 토글링하여 신호의 듀티 비를 조절하는 제2신호출력부 를 포함하고, 상기 제1제어부는 상기 차동 캐스코드 전압 스위치 로직의 비반전신호 출력부의 출력신호를 이용하여 상기 차동 캐스코드 전압 스위치 로직의 반전신호 출력부의 출력신호를 제1pmos 트랜지스터의 제어신호로 선택적으로 입력하여 턴오프 동작을 제어하고, 상기 제2제어부는 상기 차동 캐스코드 전압 스위치 로직의 반전신호 출력부의 출력신호를 이용하여 상기 차동 캐스코드 전압 스위치 로직의 비반전신호 출력부의 출력신호를 제2pmos 트랜지스터의 제어신호로 선택적으로 입력하여 턴오프 동작을 제어하는 것을 특징으로 하는 에지컴바이너 [청구항 2] 펄스 발생기로부터 생성된 펄스를 이용하여 상승 에지 및 하강 에지를 생성하는 에지컴바이너에 있어서, 차동 캐스코드 전압 스위치 로직(differential cascode voltage switch logic, dcvsl)을 포함하되, 상기 차동 캐스코드 전압 스위치 로직의 제1pmos 트랜지스터 및 제2pmos 트랜지스터의 턴오프(turn-off)동작을 각각 제어하여 고속 동작이 가능하도록 하는 제1제어부 및 제2제어부를 포함하는 제1신호출력부; 및 상기 제1신호출력부의 출력신호마다 토글링하여 신호의 듀티 비를 조절하는 제2신호출력부; 고 상기 제1제어부는 상기 차동 캐스코드 전압 스위치 로직의 비반전신호 출력부의 출력단에 입력단이 연결되는 제1인버터 상기 제1인버터의 출력단과 각각 연결되는 제1nmos 패스게이트(passgate) 및 제1 차단 pmos 트랜지스터를 포함하되, 상기 제1nmos 패스게이트 및 제1차단 pmos 트랜지스터의 드레인 단자는 상기 제1pmos 트랜지스터에 연결되며, 상기 제2제어부는 상기 차동 캐스코드 전압 스위치 로직의 반전신호 출력부의 출력단에 입력단이 연결되는 제2인버터 상기 제2인버터의 출력단과 각각 연결되는 제2nmos 패스게이트(passgate) 및 제2 차단 pmos 트랜지스터를 포함하되, 상기 제2nmos 패스게이트 및 제2차단 pmos 트랜지스터의 드레인 단자는 상기 제2pmos 트랜지스터에 연결되는 것을 특징으로 하는 에지컴바이너 [청구항 3] 제 2 항에 있어서,상기 반전신호 출력부는 2n(n은 0이상의 정수) 번째 펄스신호를 게이트 단자로 각각 입력받는 복수의 nmos 트랜지스터를 포함하고, 상기 비반전신호 출력부는 2n+1(n은 0이상의 정수) 번째 펄스신호를 게이트 단자로 각각 입력받는 복수의 nmos트랜지스터포함하는것을특징으로 하는에지컴바이너. [청구항 4] 제 3 항에 있어서,상기 제1제어부는 상기 비반전신호 출력부의 복수의 nmos 트랜지스터의 드레인 단자를 연결한 노드가 충전되고, 상기 비반전신호 출력부의 복수의 nmos 트랜지스터가 각각 2n+1(n은 0이상의 정수)번째 펄스 신호를 게이트 단자로 입력받기 전에 상기 제1pmos 트랜지스터의 동작을 턴오프(turn-off) 시키며,상기 제2제어부는 상기 반전신호 출력부의 복수의 nmos 트랜지스터의 드레인 단자를 연결한 노드가 충전되고, 상기 반전신호 출력부의 복수의 nmos 트랜지스터가 각각 2n(n은 1이상의 정수)번째 펄스 신호를 게이트 단자로 입력받기 전에 상기 제1pmos 트랜지스터의 동작을 턴오프시키는 것을특징으로 에지컴바이너. [청구항 5] 펄스 발생기로부터 생성된 펄스를 이용하여 상승 에지 및 하강 에지를 생성하는 에지컴바이너에 있어서, 차동 캐스코드 전압 스위치 로직(differential cascode voltage switch logic, dcvsl)을 포함하되, 상기 차동 캐스코드 전압 스위치 로직의 제1pmos 트랜지스터 및 제2pmos 트랜지스터의 턴오프(turn-off) 동작을 각각 제어하여 고속 동작이 가능하도록 하는 제1제어부 및 제2제어부를 포함하는 제1신호출력부; 및 상기 제1신호출력부의 출력신호마다 토글링하여 신호의 듀티 비를 조절하는 제2신호출력부를 포함하고, 상기 제2신호출력부는 상기 제2제어부의 제2인버터의 출력 신호를 게이트 단자로 입력받는 제3pmos 트랜지스터; 및 상기 제1제어부의 제1인버터의 출력 신호를 게이트 단자로 입력받는 제3nmos 트랜지스터 를 포함하는 에지컴바이너 [청구항 6] 제 5 항에 있어서,상기 제2신호출력부는 상기 제1신호출력부의 출력신호마다 토글링하여신호의듀티비하는것을특징으로 하는에지컴바이너. [청구항 7] 복수 개의 지연셀을 가지는 전압제어지연선을 포함하며, 소정의 입력클럭신호를 소정시간 순차적으로 지연시켜 복수 개의 전압제어지연신호를 출력하는 지연 고정 루프 상기 지연고정루프의 전압제어지연선의 각 출력신호를 입력받아 펄스를 생성하는 펄스 발생기; 및 차동 캐스코드 전압 스위치 로직(differential cascode voltage switch logic, dcvsl)을 포함하되, 상기 차동 캐스코드 전압 스위치 로직의 제1pmos 트랜지스터 및 제2pmos 트랜지스터의 턴오프(turn-off)동작을 제어하여 고속 동작이 가능하도록 하는 제1제어부 및 제2제어부를 포함하는 제1신호출력부와 상기 제1신호출력부의 출력신호마다 토글링하여 출력신호의 듀티 비를 50%로 하는 제2신호출력부를 포함하고 상기 제1제어부는 상기 차동 캐스코드 전압 스위치 로직의 비반전신호 출력부의 출력신호를 이용하여 상기 차동 캐스코드 전압 스위치 로직의 반전신호 출력부의 출력신호를 제1pmos 트랜지스터의 제어신호로 선택적으로 입력하여 턴오프 동작을 제어하고, 상기 제2제어부는 상기 차동 캐스코드 전압 스위치 로직의 반전신호 출력부의 출력신호를 이용하여 상기 차동 캐스코드 전압 스위치 로직의 비반전신호 출력부의 출력신호를 제2pmos 트랜지스터의 제어신호로 선택적으로 입력하여 턴오프 동작을 제어하는 것을 특징으로 하는 에지컴바이너 를 포함하는 주파수 체배기 [청구항 8] 복수 개의 지연셀을 가지는 전압제어지연선을 포함하며, 소정의 입력클럭신호를 소정시간 순차적으로 지연시켜 복수 개의 전압제어지연신호를 출력하는 지연 고정 루프 상기 지연고정루프의 전압제어지연선의 각 출력신호를 입력받아 펄스를 생성하는 펄스 발생기; 및 차동 캐스코드 전압 스위치 로직(differential cascode voltage switch logic, dcvsl)을 포함하되, 상기 차동 캐스코드 전압 스위치 로직의 제1pmos 트랜지스터 및 제2pmos 트랜지스터의 턴오프(turn-off)동작을 제어하여 고속 동작이 가능하도록 하는 제1제어부 및 제2제어부를 포함하는 제1신호출력부와 상기 제1신호출력부의 출력신호마다 토글링하여 출력신호의 듀티 비를 50%로 하는 제2신호출력부를 포함하고 상기 제1제어부는 상기 차동 캐스코드 전압 스위치 로직의 비반전신호 출력부의 출력단에 입력단이 연결되는 제1인버터 상기 제1인버터의 출력단과 각각 연결되는 제1nmos 패스게이트(passgate) 및 제1차단 pmos 트랜지스터를 포함하되, 상기 제1nmos 패스게이트 및 제1차단 pmos 트랜지스터의 드레인 단자는 상기 제1pmos 트랜지스터에 연결되며, 상기 제2제어부는 상기 차동 캐스코드 전압 스위치 로직의 반전신호 출력부의 출력단에 입력단이 연결되는 제2인버터 상기 제2인버터의 출력단과 각각 연결되는 제2nmos 패스게이트(passgate) 및 제2차단 pmos 트랜지스터를 포함하되, 상기 제2nmos 패스게이트 및 제2 차단 pmos 트랜지스터의 드레인 단자는 상기 제2pmos 트랜지스터에 연결되는 것을 특징으로 하는 주파수 체배기