문맥 (context)
[청구항 2]
제1항에 있어서,선형 램프 전압 출력 신호 발생 장치가 정전류원에 병렬로 함께 결합된다수의캐패시터구성되는것을특징으로 하는회로.
[청구항 3]
제1항에 있어서,입력 회로가 대향측이 전류원에 결합된 캐패시터에 출력 단자들이 병렬로 결합되는다중비트디지탈레지스터구성되는것을특징으로 하는회로.
[청구항 4]
제3항에 있어서,레지스터가다중비트플립플롭 회로인것을특징으로 하는회로.
[청구항 5]
제2항에 있어서,다수의 병렬 캐패시터의 제1단부에서 선정된 캐패시턴스 값(co)로 시작하여, 인접 캐패시터들의 용량성 값이 제1단부로부터 나머지 단부까지계수증가하는것을특징으로 하는회로.
[청구항 6]
제1항에 있어서,정전류원에 베이스가 전압원에 결합되는트랜지스터포함하는것을특징으로 하는회로.
[청구항 8]
제7항에 있어서,시간 지연 신호 발생 장치가 저항기 회로를 통해 전압원에 병렬로 함께 결합된다수의캐패시터들구성되는것을특징으로 하는회로.
[청구항 9]
제7항에 있어서,입력 회로가 대향측이 저항기 회로에 결합된 캐패시터에 출력 단자들이 병렬로 결합되는다중비트디지탈레지스터구성되는것을특징으로 하는회로.
[청구항 10]
제9항에 있어서,레지스터가다중비트플립플롭 회로인것을특징으로 하는회로.
[청구항 11]
제8항에 있어서,다수의 병렬 캐패시터들의 제1단부에서 선정된 캐패시턴스 값(co)로 시작하여, 인접 캐패시터들의 용량성 값이 제1단부로부터 나머지 단부까지계수증가하는것을특징으로 하는회로.
[청구항 15]
제14항에 있어서,병렬 캐패시터들이 2진 가중 캐패시턴스값갖는것을특징으로 하는방법.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
동적 가변 선형 회로에서 선형 램프 전압 출력 신호 발생 장치에 포함된 다수의 병렬 캐패시터는 제1단부의 캐패시턴스 값(co)으로부터 나머지 단부까지 용량성 값이 어떻게 변화하는가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation다수의 병렬 캐패시터가 제1단부의 캐패시턴스 값(co)으로부터 나머지 단부까지 어떻게 변화하는지 파악해야 한다.
-
2정보 추출
information_extraction청구항 5번과 11번에서 캐패시터의 용량성 값 변화에 관한 기술적 특징을 추출한다.
- 다수의 병렬 캐패시터의 제1단부에서 선정된 캐패시턴스 값(co)로 시작하여, 인접 캐패시터들의 용량성 값이 제1단부로부터 나머지 단부까지계수증가하는것
-
3근거 선택
evidence_selection질문에서 요구하는 '변화 방식'을 직접적으로 설명하는 구절을 선택한다.
- 인접 캐패시터들의 용량성 값이 제1단부로부터 나머지 단부까지계수증가하는것
-
4논리 통합
logical_integration제1단부의 값(co)을 기점으로 인접한 캐패시터들의 용량성 값이 계수 증가 방식으로 변화함을 연결한다.
- 제1단부에서 선정된 캐패시턴스 값(co)로 시작하여, 인접 캐패시터들의 용량성 값이 제1단부로부터 나머지 단부까지계수증가
-
5결론 도출
conclusion_formulation캐패시턴스 값이 제1단부(co)에서 시작하여 나머지 단부로 갈수록 계수 증가하며 변화한다는 결론을 도출한다.
-
6답변 생성
answer_generation추출된 정보를 바탕으로 질문에 대한 최종 답변을 작성한다.
근거 (evidence)
- 다수의 병렬 캐패시터의 제1단부에서 선정된 캐패시턴스 값(co)로 시작하여, 인접 캐패시터들의 용량성 값이 제1단부로부터 나머지 단부까지계수증가하는것
- 인접 캐패시터들의 용량성 값이 제1단부로부터 나머지 단부까지계수증가하는것
- 제1단부에서 선정된 캐패시턴스 값(co)로 시작하여, 인접 캐패시터들의 용량성 값이 제1단부로부터 나머지 단부까지계수증가
최종 답변 (final_answer)
다수의 병렬 캐패시터는 제1단부에서 선정된 캐패시턴스 값(co)으로 시작하여, 인접한 캐패시터들의 용량성 값이 제1단부로부터 나머지 단부까지 계수 증가하며 변화한다.
핵심 해석 (core_interpretation)
본 발명은 선형 램프 전압 출력을 위해 다수의 병렬 캐패시터를 배치하되, 각 캐패시터의 용량성 값을 계수 증가 방식으로 구성하여 제어하는 기술을 포함한다.