최종산출물 · 특허 지식베이스

저항체를 이용한 비휘발성 메모리 장치

uuid
cc39932b-6fde-5e78-90ae-aa209ece0881
출원번호
1020070132450
출원연도
2007
IPC
H01L 21/8247
분류
전기(H섹션)
문맥 (context)
[청구항 1] 제1 및 제2 비트 라인; 워드 라인; 커먼 소오스 라인; 및 상기 제1 비트 라인, 상기 워드 라인 및 상기 커먼 소오스 라인과 연결된 제1 메모리 셀과, 상기 제1 비트 라인, 상기 워드 라인 및 상기 커먼 소오스 라인과 연결된 제2 메모리 셀을 포함하는 트윈 메모리 셀로서, 상기 제1 메모리 셀은 제1 가변 저항 소자와 제1 억세스 트랜지스터를 포함하되, 상기 제1 억세스 트랜지스터의 제1 노드는 상기 워드 라인과 연결되고, 상기 제1 억세스 트랜지스터의 제2 노드는 상기 커먼 소오스 라인과 연결되고, 상기 제1 가변 저항 소자는 상기 제1 비트 라인과 상기 제1 억세스 트랜지스터의 제3 노드 사이에 연결되고, 상기 제2 메모리 셀은 제2 가변 저항 소자와 제2 억세스 트랜지스터를 포함하되, 상기 제2 억세스 트랜지스터의 제4 노드는 상기 워드 라인과 연결되고, 상기 제2 억세스 트랜지스터의 제5 노드는 상기 커먼 소오스 라인과 연결되고, 상기 제2 가변 저항 소자는 상기 제2 비트 라인과 상기 제2 억세스 트랜지스터의 제6 노드 사이에 연결된 트윈 메모리 셀을 포함하는 비휘발성 메모리 장치 [청구항 2] 제 1항에 있어서,상기 제1 메모리 셀의 제1 가변 저항 소자의 극성과, 상기 제2 메모리 셀의 제2 가변 저항 소자의 극성은 동일한 방향배치된비휘발성 메모리 장치. [청구항 3] 제 1항 또는 제 2항에 있어서,상기 제1 비트 라인에 제1 라이트 전압을 인가하고 상기 제2 비트 라인에 상기 제1 라이트 전압보다 낮은 레벨의 제2 라이트 전압을 인가하고 상기 커먼 소오스 라인은 플로팅시켜, 상기 제1 비트 라인에서 상기 제2 비트 라인으로 전류를 흐르게 하여 상기 제1 및 제2 메모리 셀에 각각 서로 다른 논리 레벨의 데이터라이트하는비휘발성 메모리 장치. [청구항 4] 제 1항 또는 제 2항에 있어서,상기제1 및 제2 비트 라인에 제1 및 제2 리드 전압을 인가하고 상기 커먼 소오스 라인은 상기 제1 및 제2 리드 전압보다 낮은 레벨의 전압을 인가하여, 상기 제1 및 제2 메모리 셀에 저장된 데이터리드하는비휘발성 메모리 장치. [청구항 5] 제 1항 또는 제 2항에 있어서,상기제1 및 제2 비트 라인에 제1 및 제2 리드 전류를 인가하고 상기 커먼 소오스 라인은 접지 전압을 인가하여, 상기 제1 및 제2 메모리 셀에 저장된 데이터리드하는비휘발성 메모리 장치. [청구항 6] 기판; 상기 기판 내에 서로 분리되고 제1 방향으로 연장된 제1 및 제2 단위 액티브 상기 기판 상에 상기 제1 방향과 다른 제2 방향으로 연장되어 상기 제1 및 제2 액티브를 가로지르는 형성된 제1 및 제2 워드 라인 상기 제1 및 제2 워드 라인 사이의 상기 제1 액티브 내에 형성된 제1 정션 영역과, 상기 제1 및 제2 워드 라인 각각에 대해서 상기 제1 정션 영역의 반대편의 제1 액티브 내에 형성된 제2 정션 영역들 상기 제1 및 제2 워드 라인 사이의 상기 제2 액티브 내에 형성된 제3 정션 영역과, 상기 제1 및 제2 워드 라인 각각에 대해서 상기 제3 정션 영역의 반대편의 제2 액티브 내에 형성된 제4 정션 영역들 상기 제1 및 제3 정션 영역과 연결되고 상기 제1 방향으로 연장된 커먼 소오스 라인 상기 제2 정션 영역들과 상기 제4 정션 영역들과 각각 연결된 가변 저항 소자들 상기 제2 정션 영역들과 연결된 가변 저항 소자들과 커플링된 제1 비트 라인; 및 상기 제4 정션 영역들과 연결된 가변 저항 소자들과 커플링된 제2 비트 라인을 포함하는 비휘발성 메모리 장치 [청구항 7] 제 6항에 있어서,상기 가변 저항 소자들은 상기 커먼 소오스 라인보다 높은 레벨위치하는비휘발성 메모리 장치. [청구항 8] 제 6항에 있어서,상기 가변 저항 소자는 페로브스카이트인비휘발성 메모리 장치.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
제1 및 제2 메모리 셀에 각각 서로 다른 논리 레벨의 데이터를 라이트하기 위해 제1 비트 라인, 제2 비트 라인 및 커먼 소오스 라인에 인가되어야 하는 전압 조건은 무엇인가?
추론 과정 (compact_reasoning)
  1. 1과제 해석task_interpretation

    제1 및 제2 메모리 셀에 서로 다른 논리 레벨의 데이터를 라이트하기 위해 필요한 제1 비트 라인, 제2 비트 라인, 커먼 소오스 라인의 전압 조건을 찾는 것이다.

  2. 2정보 추출information_extraction

    청구항 3에서 라이트 동작 시의 전압 인가 조건에 관한 내용을 추출한다.

    • 상기 제1 비트 라인에 제1 라이트 전압을 인가하고 상기 제2 비트 라인에 상기 제1 라이트 전압보다 낮은 레벨의 제2 라이트 전압을 인가하고 상기 커먼 소오스 라인은 플로팅시켜
  3. 3근거 선택evidence_selection

    질문에서 요구하는 세 가지 라인(제1 비트 라인, 제2 비트 라인, 커먼 소오스 라인)의 조건이 명시된 구절을 선택한다.

    • 상기 제1 비트 라인에 제1 라이트 전압을 인가하고 상기 제2 비트 라인에 상기 제1 라이트 전압보다 낮은 레벨의 제2 라이트 전압을 인가하고 상기 커먼 소오스 라인은 플로팅시켜
  4. 4논리 통합logical_integration

    추출된 정보를 종합하여 제1 비트 라인에는 제1 라이트 전압, 제2 비트 라인에는 그보다 낮은 제2 라이트 전압, 커먼 소오스 라인은 플로팅 상태로 설정됨을 연결한다.

  5. 5결론 도출conclusion_formulation

    위의 조건들이 제1 및 제2 메모리 셀에 서로 다른 논리 레벨의 데이터를 라이트하기 위한 조건임을 확정한다.

    • 상기 제1 비트 라인에서 상기 제2 비트 라인으로 전류를 흐르게 하여 상기 제1 및 제2 메모리 셀에 각각 서로 다른 논리 레벨의 데이터라이트하는
  6. 6답변 생성answer_generation

    질문에 대해 정리된 전압 조건을 답변 형식으로 작성한다.

근거 (evidence)
  • 상기 제1 비트 라인에 제1 라이트 전압을 인가하고 상기 제2 비트 라인에 상기 제1 라이트 전압보다 낮은 레벨의 제2 라이트 전압을 인가하고 상기 커먼 소오스 라인은 플로팅시켜
  • 상기 제1 비트 라인에서 상기 제2 비트 라인으로 전류를 흐르게 하여 상기 제1 및 제2 메모리 셀에 각각 서로 다른 논리 레벨의 데이터라이트하는
최종 답변 (final_answer)
제1 비트 라인에는 제1 라이트 전압을 인가하고, 제2 비트 라인에는 제1 라이트 전압보다 낮은 레벨의 제2 라이트 전압을 인가하며, 커먼 소오스 라인은 플로팅시키는 전압 조건이 필요하다.
핵심 해석 (core_interpretation)
트윈 메모리 셀 구조에서 비트 라인 간의 전압 차이를 이용하고 커먼 소오스 라인을 플로팅함으로써, 제1 및 제2 메모리 셀에 서로 다른 논리 데이터를 개별적으로 라이트하는 기술이다.