반도체집적회로와 그 시험방법

[청구항 2] 제1항에 있어서,상기 다수의 회로블럭중 최소한 하나의 회로블럭을 선택적으로 어드레스 해주기위해 상기 다수의 회로블럭의 각 블록에 접속되는 회로블럭 어드레스 지정수단이 추가로 포함되어구성된것을특징으로 하는반도체 집적회로. [청구항 3] 제1항 또는 제2항에 있어서,대응되는 제1스위치 수단이 비활성화로 되어 있을 때 회로블럭을 고정전위로 유지시켜 주기 위한 수단이 추가로 포함되어구성되는것을특징으로 하는반도체 집적회로. [청구항 4] 제3항에 있어서,상기 고정전위는접지전위인것을특징으로 하는반도체 집적회로. [청구항 5] 제3항에 있어서,상기 회로블럭의 고정전위 유지수단은 제어게이트가 대응되는 스위치 제어수단에 접속됨과 더불어 전극이 회로블럭과 접지단자 사이에 접속된트랜지스터구성되는것을특징으로 하는반도체 집적회로. [청구항 6] 제1항 또는 제2항에 있어서,대응되는 제1스위치 수단이 비활성화로 되어 있을 때 회로블럭으로부터의 출력신호 흐름을 저지시켜 주기 위해 회로블럭에 접속되는 제2스위치 수단이 추가로 포함되어구성되는것을특징으로 하는반도체 집적회로, [청구항 7] 제5항에 있어서,상기l제2스위치 수단은 병렬로 접속된 p형 트랜지스터와 n형 트랜지스터로 이루어진스위치인것을특징으로 하는집적회로. [청구항 8] 제1항 또는 제2항에 있어서,회로블럭에 접속되는 최소한 하나이상의 출력 트래지스터와, 이 출력트랜지스터의 활성화를 제어해주기 위해 상기 최소한 하나 이상의 출력트랜지스터의 게이트 전위를 선택적으로 제어해주는 수단이 추가로 포함되어구성되는것을특징으로 하는반도체 집적회로. [청구항 9] 제1항 또는 제2항에 있어서,상기 다수의 회로블럭은 반도체웨이퍼, 폴메모리 웨이펄로서의 집적회로상에 형성된메모리블럭인것을특징으로 하는반도체 집적회로. [청구항 10] 제1항 또는 제2항에 있어서,상기 제1스위치 수단nan은트랜지스터구성되는것을특징으로 하는반도체 집적회로. [청구항 11] 제1항 또는 제2항에 있어서,상기 스위치 수단nan은프로그래머블소자구성되는것을특징으로 하는반도체 집적회로. [청구항 12] 제10항에 있어서,상기 프로그래머블소자는퓨우즈인것을특징으로 하는반도체 집적회로. [청구항 13] 제12항에 있어서,상기 퓨우즈는 레이저비임의 조상에 의해절단수있는것을특징으로 하는반도체 집적회로. [청구항 14] 제1항 또는 제2항에 있어서,상기 다수의 회로블럭에서의 각 회로블럭은 메모리셀어레이구성되는것을특징으로 하는반도체 집적회로. [청구항 15] 제1항 또는 제2항에 있어서,상기 다수의 회로블럭에서의 각 회로블럭은시프트레지스터구성되는것을특징으로 하는반도체 집적회로. [청구항 16] 제1항 또는 제2항에 있어서,상기 다수의 회로블럭에서의 가 회로블럭은게이트어레이구성되는것을특징으로 하는반도체 집적회로. [청구항 17] 제1항에 있어서,상기스위치 제어수단은 프로그램 되지 않은 상태에서 상기 스위치 제어수단에 인가되는 시험제어 신호의 논리레벨에 따라 대응되는 제1스위치 수단의 활성화를 선택적으로 제어해 주기 위한프로그래머블소자포함하게되는것을특징으로 하는반도체 집적회로. [청구항 18] 제17항에 있어서,상기 스위치 제어수단은 상기 프로그래머블소자가 프로그맴된 상태에서 대응되는 제1스위치 수단을 활성화해제시켜 주는출력을생성되는것을특징으로 하는반도체 집적회로. [청구항 19] 제2항에 있어서,상기 스위치 제어수단은 프로그램되지 않은 상태에서 상기 회로블럭중 최소한 하나의 회로블럭을 선택적으로 어드레스해 주는 상기 회로블럭어드레스 지정수단으로부터의 어드레스신호와 각 스위치 제어수단에 공통인 시험제어 신호의 논리레벨에 따라 대응되는 제1스위치 수단의 활성화를 선택적으로 제어해 주기 위한프로그래머블소자포함하게되는것을특징으로 하는반도체 집적회로. [청구항 20] 제19항에 있어서,상기 스위치 제어수단은 프로그램된 상태에서 대응되는 제1스위치 수단을 활성화 해제시켜 주는출력을생성되는것을특징으로 하는반도체 집적회로. [청구항 21] 제1항에 있어서,상기 스위치 제어수단은 상기 전원선 사이에 각각 직렬로 접속된 트랜지스터와 저항성소자 및 프로그래머블소자로 구성되고, 상기 직렬 접속된 트랜지스터의 게이트에 반전된시험신호공급되는것을특징으로 하는반도체 집적회로. [청구항 22] 제21항에 있어서,상기 제1스위치 수단이 상기 직렬 접속된저항성소자와프로그래머블소자사이의위치접속되는것을특징으로 하는반도체 집적회로. [청구항 23] 제2항에 있어서,상기 스위치 제어수단은 저항성 소자와 프로그래머블소자 및 병렬접속된 n형, p형 트랜지스터로 구성되면서, 상기 저항성소자와 프로그래머블소자 및 병렬 트랜지스터의 결합은 각 회로블럭에서의 상기 전원선사이에 직렬로 접속되고, 상기 각 스위치 제어수단에 공통인 반전된 시험신호는 병렬로 접속된 상기 n형 트랜지스터의 게이트에 공급됨과 더불어 어드레스 지정된 회로 블록에 대응되는 선택신호는 병렬로 접속된 상기 p형트랜지스터인가된것을특징으로 하는반도체 집적회로. [청구항 24] 제23항에 있어서,상기 제1스위치 수단이 상기 직렬접속된저항성소자와프로그래머블소자사이의위치접속되는것을특징으로 하는반도체 집적회로. [청구항 25] 제2항에 있어서,상기 스위치 제어수단은 상기전원선 사이에 각각 직렬로 접속된 저항성 소자 및 프로그래머블소자와, 상기 전원선사이에 각각 직렬로 접속된 제1 및 제2n형 트랜지스터와 제1 및 제2p형 트랜지스터, 상기 제1 및 제2p형 트랜지스터와 병렬로 접속된 제3p형 트랜지스터, 상기 제2n형 트랜지스터와 병렬로 접속된 제3n형 트랜지스터 및, 어드레스지정된 회로블럭에 대응되는 선택신호를 랫치시켜주는 랫치회로로 구성되고, 상기 랫치회로의 출력은 제2p형 트랜지스터의 게이트와 제3n형 트랜지스터의 게이트에 접속되면서, 회로블럭 선택신호는 상기 각 스위치 수단에 공통인 시험신호에 응답해서 랫치되어지고, 시험신호의 반전신호는 제1p형 트랜지스터와 제2n형 트랜지스터의 게이트에 인가되며, 상기 제3p형 트랜지스터와 상기 제1n형 트랜지스터의 제어게이트는 상기 직렬 접속된프로그래머블소자와저항성소자의위치접속되는것을특징으로 하는반도체 집적회로. [청구항 26] 제25항에 있어서,상기 제1스위치 수단이 상기 직렬 접속된 제2p형 트랜지스터와 제1n형트랜지스터사이의위치접속되는것을특징으로 하는반도체 집적회로. [청구항 30] 제28항에 있어서,상기 다수의 각 회로블럭에 대한 시험이 완료될 때까지 선행단계를 각 회로블럭에 대해반복수행하는것을특징으로 하는반도체 집적회로의 시험방법.