최종산출물 · 특허 지식베이스

마이크로 비아를 포함하는 베이스 기판을 이용한 인쇄회로기판 제조방법

uuid
d387006c-f9a8-54ea-9213-6dadfce15481
출원번호
1020090041440
출원연도
2009
IPC
H05K 3/40
분류
전기(H섹션)
문맥 (context)
[청구항 1] bga(ball grid array) 또는 lga(land grid array) 타입의 마이크로 비아(micro via)를 포함하는 베이스 기판 상기 베이스 기판 상부에 형성되는 ic 칩 실장용 인쇄회로 패턴; 및 상기 베이스 기판 및 상기 인쇄회로 패턴 상부에 형성되어, 상기 인쇄회로 패턴 보호 및 상기 ic 칩 실장부를 노출시키는 솔더 마스크 패턴을 포함하는 것을 특징으로 하는 초박형 기판을 이용한 인쇄회로기판 [청구항 2] 제 1 항에 있어서,상기 마이크로 비아는 동도금 패턴, b2it 범프 및 스퍼터링 금속 패턴 중 선택된하나이상형태로이루어지는것을특징으로 하는초박형 인쇄회로 기판. [청구항 3] 제 1 항에 있어서,상기 마이크로 비아는 화학 처리 방법 또는 다중 본드 처리(multi bond treatment) 방법에 의해서표면 조도형성된것을특징으로 하는초박형 인쇄회로 기판. [청구항 4] 제 1 항에 있어서,상기 베이스 기판nan은에폭시형태의절연층또는감광막형성된것을특징으로 하는초박형 인쇄회로 기판. [청구항 5] 제 1 항에 있어서,상기 베이스 기판은 20 ~ 100㎛의두께형성된것을특징으로 하는초박형 인쇄회로 기판. [청구항 6] 제 1 항에 있어서,상기ic 칩은 와이어 본딩 칩(wire bonding chip)또는플립칩인것을특징으로 하는초박형 인쇄회로 기판. [청구항 7] 제 1 항에 있어서,상기 솔더 마스크 패턴nan은에폭시형태의절연층또는감광막형성된것을특징으로 하는초박형 인쇄회로 기판. [청구항 8] 제 1 항에 있어서,상기 솔더 마스크 패턴에 의해 노출되는 상기 ic 칩 실장부에는표면처리층더형성된것을특징으로 하는초박형 인쇄회로 기판.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
청구항 1의 초박형 인쇄회로기판에서 솔더 마스크 패턴이 수행하는 두 가지 기능은 무엇인가?
추론 과정 (compact_reasoning)
  1. 1과제 해석task_interpretation

    청구항 1에 기재된 솔더 마스크 패턴의 두 가지 기능을 찾는 것이다.

  2. 2정보 추출information_extraction

    청구항 1에서 솔더 마스크 패턴과 관련된 서술 부분을 추출한다.

    • 상기 인쇄회로 패턴 보호 및 상기 ic 칩 실장부를 노출시키는 솔더 마스크 패턴
  3. 3근거 선택evidence_selection

    솔더 마스크 패턴의 기능으로 명시된 구절을 선택한다.

    • 상기 인쇄회로 패턴 보호 및 상기 ic 칩 실장부를 노출시키는
  4. 4논리 통합logical_integration

    추출된 구절을 분석하여 '인쇄회로 패턴 보호'와 'ic 칩 실장부 노출'이라는 두 가지 기능을 도출한다.

  5. 5결론 도출conclusion_formulation

    질문에 답변하기 위해 두 기능을 리스트 형식으로 정리한다.

  6. 6답변 생성answer_generation

    최종 답변을 생성한다.

근거 (evidence)
  • 상기 인쇄회로 패턴 보호 및 상기 ic 칩 실장부를 노출시키는 솔더 마스크 패턴
  • 상기 인쇄회로 패턴 보호 및 상기 ic 칩 실장부를 노출시키는
최종 답변 (final_answer)
1. 상기 인쇄회로 패턴 보호, 2. 상기 ic 칩 실장부를 노출시킴
핵심 해석 (core_interpretation)
본 발명의 솔더 마스크 패턴은 인쇄회로 패턴을 보호하는 동시에 IC 칩 실장을 위해 필요한 실장부를 노출시키는 역할을 수행한다.