샘플 홀드 회로 및 그것을 이용한 파이프라인 ＡＤ 변환기

[청구항 1] 제1 기준 신호가 공급되고 제1 제어 신호에 의해 온·오프 동작하는 제1 절환 수단과, 제1 입력 신호가 공급되고 제2 제어 신호에 의해 온·오프 동작하는 제2 절환 수단과, 제2 기준 신호가 공급되고 제1 제어 신호에 의해 온·오프 동작하는 제3 절환 수단과, 제2 입력 신호가 공급되고 제2 제어 신호에 의해 온·오프 동작하는 제4 절환 수단과, 상기 제1 및 제2 절환 수단으로부터의 신호가 상기 제1 및 제2 제어 신호에 의해 택일적으로 공급되는 제1 캐패시터와, 상기 제3 및 제4 절환 수단으로부터의 신호가 상기 제1 및 제2 제어 신호에 의해 택일적으로 공급되는 제2 캐패시터와, 상기 제1 및 제2 캐패시터의 출력이 제1 및 제2 입력 단자에 접속되며, 이를 증폭해서 제1 및 제2 출력 단자로부터 출력하는 증폭기와, 상기 제1 입력 단자와 제1 출력 단자 사이에 접속된 제5 절환 수단과 제3 캐패시터와, 상기 제2 입력 단자와 제2 출력 단자 사이에 접속된 제6 절환 수단과 제4 캐패시터와, 상기 증폭기의 상기 제1 및 제2 출력 단자와 기준 전원 사이에 접속된 제1 및 제2 가변 전류원과, 상기 제2 제어 신호가 공급되고, 그 제2 제어 신호가 공급되는 기간, 상기 증폭기의 동작 상태를 고정하는 동작 설정 수단 을 갖는 샘플 홀드 회로 [청구항 2] 제1항에 있어서,상기 제5 절환 수단과 상기 제3 캐패시터는 직렬 접속됨과 함께, 상기 제6 절환 수단과 상기 제4 캐패시터도 직렬접속된샘플 홀드 회로. [청구항 3] 제1항에 있어서,상기제1 및 제2 가변 전류원은 제7 및 제8 절환 스위치를 이용하여 전류값을 절환하는 복수의 전류원갖는샘플 홀드 회로. [청구항 4] 제1항에 있어서,상기 증폭기는 제1 트랜지스터로 구성되고, 그 제1 트랜지스터와 병렬로 제9 절환 스위치를 통해서 제2 트랜지스터접속한샘플 홀드 회로. [청구항 5] 제4항에 있어서,상기제1 및 제2 트랜지스터는 소스 접지 절연 게이트 전계 효과 트랜지스터구성한샘플 홀드 회로. [청구항 6] 제5항에 있어서,상기제1 및 제2 트랜지스터는 상기 제9 절환 스위치를 절환했을 때, 전류 밀도일정하게 하는샘플 홀드 회로. [청구항 8] 제7항에 있어서,상기 오피앰프는소스접지입력단의스위치드레인측삽입되어 있는샘플 홀드 회로. [청구항 9] 제1 기준 신호가 공급되고 제1 제어 신호에 의해 온·오프 동작하는 제1 절환 수단과, 제1 입력 신호가 공급되고 제2 제어 신호에 의해 온·오프 동작하는 제2 절환 수단과, 제2 기준 신호가 공급되고 제1 제어 신호에 의해 온·오프 동작하는 제3 절환 수단과, 제2 입력 신호가 공급되고 제2 제어 신호에 의해 온·오프 동작하는 제4 절환 수단과, 상기 제1 및 제2 절환 수단으로부터의 제1 출력 신호가 상기 제1 및 제2 제어 신호에 의해 택일적으로 공급되는 제1 캐패시터와, 상기 제3 및 제4 절환 수단으로부터의 제2 출력 신호가 상기 제1 및 제2 제어 신호에 의해 택일적으로 공급되는 제2 캐패시터와, 상기 제1 및 제2 캐패시터의 출력이 제1 및 제2 입력 단자에 접속되고, 이를 증폭해서 제1 및 제2 출력 단자로부터 출력하는 제1 증폭기와, 상기 제1 입력 단자와 제1 출력 단자 사이에 접속된 제5 절환 수단과 제3 캐패시터와, 상기 제2 입력 단자와 제2 출력 단자 사이에 접속된 제6 절환 수단과 제4 캐패시터와, 상기 제1 및 제2 입력 신호와 제3 기준 신호가 공급되고, 상기 제2 제어 신호 에 따라서 상기 제3 및 제4 캐패시터에 상기 제1 증폭기의 동작을 보정하는 보정 신호를 출력하는 보정 회로와, 상기 제2 제어 신호가 공급되고, 그 제2 제어 신호가 공급되는 기간, 상기 증폭기의 동작 상태를 고정하는 동작 설정 수단 을 갖는 샘플 홀드 회로 [청구항 10] 제9항에 있어서,상기 제5 절환 수단과 상기 제3 캐패시터는 직렬 접속됨과 함께, 상기 제6 절환 수단과 상기 제4 캐패시터가 직렬접속된샘플 홀드 회로. [청구항 11] 제9항에 있어서,상기 제1 증폭기의 동작을 보정하는 보정 신호는 직렬 접속된 상기 제5 절환 수단과 상기 제3 캐패시터의 공통 접속점과, 직렬 접속된 상기 제6 절환 수단과 상기 제4 캐패시터의 공통 접속점공급되는샘플 홀드 회로. [청구항 12] 제9항에 있어서,상기 보정 회로는 제3 제어 신호에 따라서 제7 및 제8 절환 수단을 통해서 상기 보정 신호를 상기 제3 및 제4 캐패시터공급하는샘플 홀드 회로. [청구항 13] 제9항에 있어서,상기 제1 증폭기의 동작 상태를 고정하는 동작 설정 수단은 제9 절환 수단갖는샘플 홀드 회로. [청구항 14] 제13항에 있어서,상기 제9 절환 수단은, 상기 제1 증폭기의 제1 입력 단자와 상기 제1 출력 단자 사이에 접속되고 상기 제2 제어 신호에 의해 제어되는 제10 절환 수단과, 상기 증폭기의 제2 입력 단자와 상기 제2 출력 단자 사이에 접속되고 상기 제2 제어 신호에 의해 제어되는 제11 절환 수단갖는샘플 홀드 회로. [청구항 15] 제9항에 있어서,상기 증폭기는 소스 접지 절연 게이트 전계 효과 트랜지스터구성한샘플 홀드 회로. [청구항 16] 제9항에 있어서,상기 보정 회로는, 상기 제1 입력 신호가 공급되는 제12 절환 수단을 통해서 공급되는 제5 캐패시터와, 상기 제2 입력 신호가 공급되는 제13 절환 수단을 통해서 공급되는 제6 캐패시터와, 상기 제11 및 제12 캐패시터 출력이 공통 접속되고, 제1 입력 단자에 접속되는 제2 증폭기와, 상기 제2 증폭기의 입출력 사이를 온·오프 제어하는 제14 절환 수단과, 상기 제2 증폭기의 입력 출력 사이에 직렬 접속된 제7 캐패시터와 제15 절환 수단과, 상기 제7 캐패시터와 상기 제15 절환 수단의 공통 접속점에 상기 제1 기준 신호를 제3 제어 신호에 따라서 공급하는 제16 절환 수단갖는샘플 홀드 회로. [청구항 17] 샘플링 주파수와 동일하고 서로 겹치지 않는 제1 및 제2 클럭에 의해 제어되고, 상기 제1 클럭이 온일 때에 도통 상태로 되는 제1, 제2, 제3, 제4, 제5 및 제6 스위치와, 상기 제2 클럭이 온일 때에 도통 상태로 되는 제7, 제8, 제9 및 제10 스위치와, 소스 접지 증폭기를 입력단으로서 갖는 오피앰프와 그 오피앰프에 부귀환을 실시하는 용량과, 상기 제3 혹은 제4 스위치를 통해서 입력 신호를 샘플하는 샘플 용량을 가지며, 상기 제1 및 제2 스위치는 상기 오피앰프에 부귀환을 실시하는 용량과 병렬로 접속되고, 상기 제1 클럭이 온일 때에 상기 오피앰프의 입출력을 쇼트하여, 서밍 노드의 전위와 입력 전압과의 차가 상기 샘플 용량에 차지되고, 상기 제2 클럭이 온일 때에 상기 제9 및 제10 스위치에 동작점을 결정하는 참조 전압이 공급되고, 상기 샘플 용량에 차지된 전압과 상기 참조 전압과의 차분이 상기 샘플 용량과 상기 귀환 용량과의 비에 의해 증폭해서 출력하고, 상기 입력 신호와 상기 참조 전압에 따른 보정 전압이 상기 제5, 제6 스위치에 접속된 피드 포워드 회로 를 갖는 샘플 홀드 회로 [청구항 19] 제18항에 있어서,상기 입력 신호의 커먼 전압과 상기 참조 전압과의 차를 검출과 증폭이 상기 샘플 홀드 회로의 상기 제어 클럭과 역상에서 동작하는스위치드 캐패시터 회로구성되어있는것을특징으로 하는샘플 홀드 회로. [청구항 20] 제1 기준 신호가 공급되고 제1 제어 신호에 의해 온·오프 동작하는 제1 절환 수단과, 제1 입력 신호가 공급되고 제2 제어 신호에 의해 온·오프 동작하는 제2 절환 수단과, 제2 기준 신호가 공급되고 제1 제어 신호에 의해 온·오프 동작하는 제3 절환 수단과, 제2 입력 신호가 공급되고 제2 제어 신호에 의해 온·오프 동작하는 제4 절환 수단과, 상기 제1 및 제2 절환 수단으로부터의 신호가 상기 제1 및 제2 제어 신호에 의해 택일적으로 공급되는 제1 캐패시터와, 상기 제3 및 제4 절환 수단으로부터의 신호가 상기 제1 및 제2 제어 신호에 의해 택일적으로 공급되는 제2 캐패시터와, 상기 제1 및 제2 캐패시터의 출력이 제1 및 제2 입력 단자에 접속되고, 이를 증폭해서 제1 및 제2 출력 단자로부터 출력하는 증폭기와, 상기 제1 입력 단자와 제1 출력 단자 사이에 접속된 제5 절환 수단과 제3 캐패시터와, 상기 제2 입력 단자와 제2 출력 단자 사이에 접속된 제6 절환 수단과 제4 캐패시터와, 상기 제1 및 제2 입력 신호와 제3 기준 신호가 공급되고, 상기 제2 제어 신호에 따라서 상기 제3 및 제4 캐패시터에 상기 증폭기의 동작을 보정하는 보정 신 호를 출력하는 보정 회로와, 상기 제2 제어 신호가 공급되고, 그 제2 제어 신호가 공급되는 기간, 상기 증폭기의 동작 상태를 고정하는 동작 설정 수단 을 갖는 샘플 홀드 회로 [청구항 21] 제20항에 있어서,상기 제5 절환 수단과 상기 제3 캐패시터는 직렬 접속됨과 함께, 상기 제6 절환 수단과 상기 제4 캐패시터도 직렬접속된샘플 홀드 회로. [청구항 22] 제21항에 있어서,상기 증폭기의 동작을 보정하는 보정 신호는 직렬 접속된 상기 제5 절환 수단과 상기 제3 캐패시터의 공통 접속점과, 직렬 접속된 상기 제6 절환 수단과 상기 제4 캐패시터의 공통 접속점공급되는샘플 홀드 회로. [청구항 23] 제21항에 있어서,상기 샘플 홀드 회로는, 상기 보정 회로로부터의 보정 신호가 공급되고 제3 제어 신호에 따라서 상기 보정 신호를 상기 제3 캐패시터에 공급하는 제7 절환 수단과, 상기 보정 회로로부터의 제어 신호가 공급되고 상기 제3 제어 신호에 따라서 상기 보정 신호를 상기 제4 캐패시터에 공급하는 제8 절환 수단더 갖는샘플 홀드 회로. [청구항 24] 제20항에 있어서,상기 증폭기의 동작 상태를 고정하는 동작 설정 수단은 제9 절환 수단갖는샘플 홀드 회로. [청구항 25] 제24항에 있어서,상기 제9 절환 수단은, 상기 증폭기의 제1 입력 단자와 상기 제1 출력 단자 사이에 접속되고 상기 제2 제어 신호에 의해 제어되는 제10 절환 수단과, 상기 증폭기의 제2 입력 단자와 상기 제2 출력 단자 사이에 접속되고 상기 제2 제어 신호에 의해 제어되는 제11 절환 수단갖는샘플 홀드 회로. [청구항 26] 제20항에 있어서,상기 증폭기는 소스 접지 절연 게이트 전계 효과 트랜지스터구성한샘플 홀드 회로. [청구항 27] 샘플링 주파수와 동일하고 서로 겹치지 않는 제1 및 제2 클럭에 의해 제어되고, 상기 제1 클럭이 온인 시점에서 도통 상태로 되는 제1, 제2, 제3, 제4, 제5 및 제6 스위치와, 상기 제2 클럭이 온일 때에 도통 상태로 되는 제7, 제8, 제9 및 제10 스위치와, 소스 접지 증폭기를 입력단으로서 갖는 오피앰프와 그 오피앰프에 부귀환을 실시하는 용량과 상기 제3 혹은 제4 스위치를 통해서 입력 신호를 샘플하는 샘플 용량으로 구성되고, 상기 제1 및 제2 스위치는 상기 오피앰프에 부귀환을 실시하는 용량과 병렬로 접속되고, 상기 제1 클럭이 온일 때에 상기 오피앰프의 입출력을 쇼트하여, 서밍 노드의 전위와 입력 전압과의 차가 상기 샘플 용량에 차지되고, 상기 제2 클럭이 온일 때에 상기 제9 및 제10 스위치가 동작점을 결정하는 참조 전압에 접속되고, 상기 샘플 용량에 차지된 전압과 상기 참조 전압과의 차분이 상기 샘플 용량과 상기 귀환 용량과의 비에 의해 증폭해서 출력하는 샘플 홀드 회로로서, 상기 샘플 홀드 회로의 출력 커먼과 상기 참조 전압에 따른 보정 전압이 상기 제5, 제6 스위치에 접속된 피드 백 회로 를 갖는 샘플 홀드 회로 [청구항 28] 샘플링 주파수와 동일하고 서로 겹치지 않는 제1 및 제2 클럭에 의해 제어되고, 상기 제1 클럭이 온인 시점에서 도통 상태로 되는 제1, 제2, 제3, 제4, 제5 및 제6 스위치와, 상기 제2 클럭이 온일 때에 도통 상태로 되는 제7, 제8, 제9 및 제10 스위치와, 소스 접지 증폭기를 입력단으로서 갖는 오피앰프와 그 오피앰프에 부귀환을 실시하는 용량과 상기 제3 혹은 제4 스위치를 통해서 입력 신호를 샘플하는 샘플 용량으로 구성되고, 상기 제1 및 제2 스위치는 상기 오피앰프에 부귀환을 실 시하는 용량과 병렬로 접속되고, 상기 제1 클럭이 온일 때에 상기 오피앰프의 입출력을 쇼트하여, 서밍 노드의 전위와 입력 전압과의 차가 상기 샘플 용량에 차지되고, 상기 제2 클럭이 온일 때에 상기 제9 및 제10 스위치가 동작점을 결정하는 참조 전압에 접속되고, 샘플 용량에 차지된 전압과 상기 참조 전압과의 차분이 상기 샘플 용량과 상기 귀환 용량과의 비에 의해 증폭해서 출력하는 샘플 홀드 회로로서, 상기 샘플 홀드 회로의 출력 커먼 전압과 상기 참조 전압과의 차를 검출하고, 보정 신호로서 출력하는 회로의 출력이 상기 제5, 제6 스위치에 접속되어 있고, 그 회로의 극성이 상기 오피앰프의 극성과 반대인 것을 특징으로 하는 샘플 홀드 회로 [청구항 29] 제28항에 있어서,상기 입력 신호의 커먼 전압과 상기 참조 전압과의 차를 검출과 증폭이 상기 샘플 홀드 회로의 상기 제어 클럭과 역상에서 동작하는스위치드 캐패시터 회로구성되어있는것을특징으로 하는샘플 홀드 회로. [청구항 32] 아날로그 신호를 디지털 코드로 변환하는 ad 변환기와, 그 ad 변환기가 출력하는 디지털 코드를 아날로그 값으로 변환하는 da 변환기와, ad 변환기에 인가하고 있는 아날로그 신호와 da 변환기로부터 출력되는 아날로그 신호와의 차분을 2 (a-1) [a ad 변환기의 분해능] 배하여 출력하는 샘플 홀드 회로로 구성되는 ad 변환 서브 블록을 복수개 종속 접속한 파이프라인형 ad 변환기로서, 상기 샘플 홀드 회로는, 샘플링 주파수와 동일하고 서로 겹치지 않는 제1 및 제2 클럭에 의해 제어되고, 제1 클럭이 온인 시점에서 도통 상태로 되는 제1, 제2, 제3, 제4, 제5 및 제6 스위치와, 상기 제2 클럭이 온일 때에 도통 상태로 되는 제7, 제8, 제9 및 제10 스위치와, 소스 접지 증폭기를 입력단으로서 갖는 오피앰프와 그 오피앰프에 부귀환 을 실시하는 용량과 상기 제3 혹은 제4 스위치를 통해서 입력 신호를 샘플하는 샘플 용량으로 구성되고, 상기 제1 및 제2 스위치는 상기 오피앰프에 부귀환을 실시하는 용량과 병렬로 접속되고, 상기 제1 클럭이 온일 때에 상기 오피앰프의 입출력을 쇼트하여, 서밍 노드의 전위와 입력 전압과의 차가 상기 샘플 용량에 차지되고, 상기 제2 클럭이 온일 때에 상기 제9 및 제10 스위치가 동작점을 결정하는 참조 전압에 접속되고, 샘플 용량에 차지된 전압과 상기 참조 전압과의 차분이 상기 샘플 용량과 상기 귀환 용량과의 비에 의해 증폭해서 출력하는 샘플 홀드 회로이며, 상기 입력 신호의 커먼 전압과 상기 참조 전압과의 차를 검출함과 함께 대략 샘플 용량과 귀환 용량과의 비로 그 차전압을 증폭하는 회로의 출력이 상기 제5, 제6 스위치에 접속되어 있고, 그 회로의 극성이 상기 오피앰프의 극성과 반대인 것을 특징으로 하는 파이프라인형 ad 변환기