정전압 생성 회로 document_id A220517003789

본 발명은 변동이 존재할 수 있는 전원전압으로부터 고정된 전압을 생성하기 위한 정전압 생성 회로에 관한 것으로, 특히, 반도체 집적회로의 내부에 사용되는 밴드갭을 이용한 정전압 생성 회로에 관한 것이다. 반도체 집적회로의 경우 외부에서 인가되는 전원전압을 그대로 내부의 구성요소들에 공급하지 않고, 상기 외부 전원전압을 가지고 소정의 정전압 생성기에서 내부 전원전압을 내부 구성요소들에 공급한다. 이는 외부 전원전압의 크기가 일정하다는 품질을 보장할 수 없기 때문에, 별도의 정전압 생성 회로를 구비하여 품질을 보장할 수 있는 내부 전원전압을 생성-사용하는 것이다. 반도체 집적회로 내에서 용이하게 고정된 전압 기준을 얻기 위해 p-n접합간의 밴드갭을 이용하며, 이를 적용한 정전압 생성 회로가 밴드갭 정전압 생성 회로이다. 도 1에 도시한 바와 같은 종래기술에 의한 밴드갭 정전압 생성 회로는, 3개의 저항(R1, R2, R3); 병렬 연결된 제1 바이폴라 트랜지스터(Q1) 및 제2 바이폴라 트랜지스터(Q2); 제1 바이폴라 트랜지스터(Q1)의 전류 유동 경로 상의 제1 노드와, 제2 바이폴라 트랜지스터(Q2)의 전류 유동 경로 상의 제2 노드의 전위차를 증폭하기 위한 증폭기(AMP); 및 상기 증폭기(AMP) 출력에 따라 전원전압단(VCC)으부터 상기 제1/제2 바이폴라 트랜지스터(Q1, Q2)로 유입되는 전류량을 조절하기 위한 경로 조절 모스트랜지스터(MP1)로 이루어진다. 도시한 정전압 생성 회로의 출력 정전압(Vref)의 레벨은 다음 식 1에 의한 값을 가진다. ( n은 제1 바이폴라 트랜지스터와 제2 바이폴라 트랜지스터의 area비, R1 = R2 ) 상기 식에서 출력 정전압(Vref)의 레벨이 제1 바이폴라 트랜지스터(Q1)의 베이스-이미터간 전압(Vbe1)에 따라 결정됨을 알 수 있는데, 이러한 관계는 다음과 같은 문제점을 야기시킨다. 우선, 외부의 환경 변화나 바이폴라 트랜지스터의 품질의 열화등에 의해 상기 베이스-이미터간 전압이 변동하는 경우 바람직한 정전압 특성을 기대하기 어렵게 되는 문제점이 있다. 한편, 상기 식 1의 관계는 다른 관점에서는 정전압 생성 회로의 출력 정전압 레벨을 용도에 맞게 의도적으로 변경할 수 있는 장점으로 될 가능성이 있으나, 종래 기술에 의한 정전압 생성 회로는 이와 같은 장점을 살릴 수 없었다.