반도체 소자의 콘택홀 형성 방법 document_id A220517003810

본 발명은 반도체 소자의 콘택홀 형성 방법에 관한 것으로, 보다 상세하게는 상보성 금속 산화 반도체(complementary metal oxide semiconductor; CMOS)의 경계 없는 콘택홀(borderless contact hole; 이하 “BLC” 참조)형성 공정 시에, 얇은 두께의 질화막을 두 번에 나누어 형성하되, 제 1 질화막은 살리사이드 공정 방지막으로 사용하고, 제 2 질화막은 포토다이오드(photo diode) 부분과 로직 블록(logic block) 부분의 식각 정지막(etch stop layer)으로 사용함으로써, 식각 공정 조건 및 시간 차이를 감소시켜 BLC 접합부의 누설 전류를 방지할 수 있는 반도체 소자의 콘택홀 형성 방법에 관한 것이다. 현재, 반도체 소자가 점점 고집적화 되면서, 반도체 장치의 제조 기술의 발달과 메모리 소자의 응용 분야가 확장되고 있기 때문에, 대용량의 메모리 소자를 제조하기 위한 방법의 개발이 필수로 요구되고 있다. 대용량화의 메모리 소자를 제조하기 위해서는 일반적으로 전기적으로 통전이 가능한 활성 영역(active region)과 전기적으로 통전되는 것을 방지하기 위한 소자분리영역(isolation region)의 크기를 축소시켜야 하며, 이러한 효과를 얻기 위한 기술로는 현재 STI(shallow trench isolation) 공정 방법이 가장 많이 적용되고 있다. 하지만, 메모리 소자 크기가 점점 축소되면서 활성 영역에 대한 콘택홀의 겹침 여유(overlay margin) 정도도 따라서 감소되기 때문에, 후속 리소그래피(lithography) 공정 시에 틀어짐(misalignment) 현상이 발생되어 활성 영역에 형성되는 콘택홀의 일부가 경계면을 벗어나 STI 소자분리영역에까지 동시에 걸쳐 형성되고, 이로 인하여 소자분리영역이 손상(oxide loss)되어 후속 공정을 안정하게 수행하는 것이 어려워 졌다. 이를 개선하고자, 종래 일반적인 BLC 형성 공정 전에 소자분리영역 상부에 식각 정지막인 질화막을 형성하여 소자분리영역의 손상을 방지하고자 한다. 한편, 일반적인 CIS(CMOS image sensor)와 같은 구동 칩은 상기 STI 공정과 함께 하나의 다이(die) 내에 살리사이드(self-aligned silicide; salicide) 영역이 형성되지 않는 활성영역을 포함하면서 50%가 넘는 면적을 차지하는 포토다이오드 부분과 살리사이드 영역이 형성되는 활성영역을 포함하는 로직 블록 부분을 형성하는 공정을 동시에 수행한다. 상기 살리사이드 공정이란, 반도체 소자가 고집적화 됨에 따라 MOSFET(metal oxide semiconductor field effect transistor)을 구동할 때 가장 큰 저항을 차지하는 채널(channel) 저항을 감소시키기 위하여 소오스/드레인 영역에 리소그래피 공정 없이 자기정렬법으로 실리사이드(silicide) 영역을 형성하는 공정을 말한다. 이때, 상기 포토다이오드 부분은 이미지(image)를 흡수하여 일시 저장하는 픽셀(pixel) 지역으로써, 이 부분에 살리사이드 영역이 형성되면 이미지를 흡수해서 저장하는 대신, 하부에 닿기도 전에 반사하여 이미지의 형상화가 이루어지지 않는다. 이를 개선하고자, 종래 살리사이드 공정 전에 상기 포토다이오드 부분에 살리사이드 공정 방지막인 HLD(high temperature low pressure deposition) 산화막을 형성한다. 종래 STI 소자분리영역 상부에 식각 정지막인 질화막을 형성하는 단계와 포토다이오드 부분에 살리사이드 공정 마스크용 산화막을 형성하는 단계를 모두 포함하여 BLC를 형성하는 방법을 도 1a 내지 도 1d에 도시한 도면을 참고하여 설명할 수 있다. 도 1a를 참조하면, 반도체 기판(1) 상에 STI 형 소자분리영역(3), 이온주입을 통하여 형성된 소오스/드레인 영역(5) 및 게이트 전극(7)을 구비한 트랜지스터를 형성한다. 상기 도 1a의 게이트 전극(7)을 포함하는 결과물 전면에 600Å 두께의 HDP 산화막(11)을 형성한다. 그리고, 상기 HDP 산화막에 대한 식각 공정을 수행하여, 살리사이드 영역이 형성되지 않는 포토다이오드 부분(A) 상부에만 살리사이드 공정 방지막인 HDP 산화막(11)이 형성되고, 살리사이드 영역이 형성되는 로직 부분(B)은 노출시킨다. 상기 노출된 로직 블록 부분(B)에 대한 살리사이드 공정을 수행함으로써, 도 1b에 도시한 바와 같이 소오스/드레인 영역(5) 상부에 살리사이드 영역(9)을 형성한다. 상기 도 1b로 얻어진 결과물 전 표면에 도 1c에 도시한 바와 같이 400Å 두께의 질화막을 형성하여 후속 BLC를 형성하는 식각 공정에 대비한 식각 정지막(13)을 형성한다. 도 1c의 식각 정지막 상부에 층간절연막(15)을 형성한 다음, 소오스/드레인 영역(5)과 소자분리영역(3)의 접합부가 노출되도록 CxHyFz(상기 x는 1～4, y는 0 또는 1, z는 1～8의 정수) 가스를 이용한 건식 식각 공정을 수행하여, 도 1d에 도시한 바와 같이 BLC(17)를 형성한다. 하지만, 상기와 같은 종래 방법은 포토다이오드 부분(A)에서 BLC를 형성하는 경우, 성질이 다른 살리사이드 공정 방지막인 HDP 산화막과 식각 정지막으로 사용하는 질화막에 대한 식각 공정을 동시에 수행하기 때문에, BLC 형성 공정의 최적의 식각 조건을 찾기가 어렵다. 그 뿐만 아니라, 상기 로직 부분(B)에서는 식각 정지막에 대한 식각 공정을 종결한 후에도 포토다이오드 부분의 HLD 산화막이 제거될 때까지의 식각 공정을 더 수행해야 하기 때문에, 과도 식각이 수행되어 소자분리영역과 소오스/드레인 영역의 접합부(junction)가 훼손되므로 누설 전류가 발생된다. 또한, 로직 부분에서도 두꺼운 두께의 상기 식각 정지막에 대한 식각 공정을 수행하는 동안 웨이퍼의 변동 사항(variation)에 의하여 웨이퍼 중앙 부분과 외부 부분에서 약 150Å 두께가 차이난다. 이에 본 발명자들은 활발한 연구 결과 고가의 장비 개발 없이도 상기한 종래의 문제점을 개선할 수 있는 새로운 개념의 BLC 형성 방법을 개발하여 본 발명을 완성하였다.