기준전압 공급회로 document_id A220517005141

본 발명은 PDP(Plasma Display Panel) 또는 LCD(Liquid Crystal Display) 패널 등과 같은 평판 표시패널을 표시화면으로 사용하는 모니터 및 텔레비전 수상기 등의 영상 표시기기에 있어서, 샘플링 및 홀딩된 아날로그 신호를 디지털 신호로 변환하는 파이프라인 ADC(analog to digital converter)에 안정된 기준 최고전압 및 기준 최저전압을 공급하여 아날로그 신호를 디지털 신호로 정확하게 변환할 수 있도록 하는 기준전압 공급회로에 관한 것이다. 최근에 PDP 및 LCD 패널 등을 표시화면으로 사용하는 영상 표시기기의 시장이 급성장하고 있다. 상기 영상 표시기기에는 다양한 아날로그 신호가 입력된다. 예를 들면, NTSC 방식의 콤포넌트 신호, 휘도 및 칼라 신호, R, G, B 신호, Y, PB, PR 신호를 비롯하여 여러 종류의 아날로그 신호가 디지털 영상 표시기기에 입력될 수 있다. 그러므로 LCD 패널 및 PDP 등을 표시화면으로 사용하는 영상 표시기기들은 상기한 다양한 종류의 아날로그 신호를 표시화면으로 표시하기 위하여 디지털 신호로 변환한 후 스케일링(scaling)하고 있다. 상기 표시화면에 표시하는 영상신호의 해상도가 높아짐에 따라 아날로그 신호를 디지털 신호로 변환하는 아날로그/디지털 변환기의 처리속도가 빨라져야 한다. 그러나 아날로그/디지털 변환기의 처리속도 증가는 신호의 왜곡을 유발하고, 이로 인하여 콘트라스트 및 밝기(brightness)가 감쇄되어 화질에 치명적인 영향을 주게 된다. 그러므로 아날로그/디지털 변환기가 빠른 속도로 아날로그 신호를 디지털 신호로 변환하면서도 신호의 왜곡이 발생되지 않도록 해야 된다. 아날로그/디지털 변환기가 디지털 신호를 아날로그 신호로 변환함에 있어서, 기준전압이 완전하게 설정되지 않을 경우에 아날로그/디지털 변환기의 이득 에러 및 오프셋 에러가 발생된다. 그러므로 기준전압의 설정은 아날로그/디지털 변환기의 설계에서 매우 중요한 요소들 중의 하나이다. 도 1은 일반적인 아날로그/디지털 변환기의 구성을 보인 블록도이다. 이에 도시된 바와 같이 아날로그 신호를 소정 주파수의 클럭신호에 따라 샘플링하고, 홀딩하여 증폭하는 SHA(Sampling and Holding Amplifier)(100)와, 상기 SHA(100)가 샘플링 및 홀딩하여 출력하는 아날로그 신호를 복수의 플래쉬 ADC(Analog to Digital Converter)(111) 및 복수의 MDAC(Multiplying Digital to Analog Converter)(113)로 디지털 신호로 변환하는 파이프라인 ADC(pipeline Analog to digital converter)(110)와, 상기 파이프라인 ADC(110)의 복수의 플래쉬 ADC(111)의 출력신호의 에러를 정정하는 DCL(Digital Correction Logic)(120)로 구성하였다. 이와 같이 구성된 아날로그/디지털 변환기는 입력되는 아날로그 신호를 SHA(100)가 클럭신호에 따라 샘플링하여 홀딩하고, 홀딩한 신호를 증폭하여 출력하게 된다. 상기 SHA(100)에서 출력되는 아날로그 신호는 파이프라인 ADC(110)의 첫 번째 플래쉬 ADC(111)가 소정 레벨을 소정 비트의 디지털 신호로 변환하고, 첫 번째 MDAC(113)가 상기 SHA(100)에서 출력되는 신호에서 상기 첫 번째 플래쉬 ADC(111)가 디지털 신호로 변환한 레벨을 감산하여 확장한 후 다음의 플래쉬 ADC(111)가 소정 레벨을 소정 비트의 디지털 신호로 변환하며, 다음의 MDAC(113)가 SHA(100)에서 출력되는 신호에서 상기 플래쉬 ADC(111)가 디지털 신호로 변환한 레벨을 감산하여 확장하는 것을 반복하면서 디지털 신호로 변환한다. 상기 복수의 플래쉬 ADC(111)가 출력하는 디지털 신호는 DCL(120)로 입력되는 것으로서 DCL(120)은 입력되는 디지털 신호의 에러를 정정하여 아날로그 신호를 디지털로 변환한 디지털 신호를 출력하게 된다. 이러한 아날로그/디지털 변환기에 있어서, 파이프라인 ADC(110)에 구비된 복수의 플래쉬 ADC(111)는 입력되는 기준전압 즉, 기준 최고전압과 기준 최저전압을 기준으로 하여 아날로그 신호를 디지털 신호로 변환하고, 또한 MDAC(113)도 출력신호의 레벨을 기준 최고전압 및 기준 최저전압 사이의 레벨을 확장하여 출력하고 있다. 그러므로 파이프라인 ADC(110)의 플래쉬 ADC(111) 및 MDAC(113)에는 레벨의 변동이 없고, 매우 안정되며, 정확한 레벨의 기준 최고전압과 기준 최저전압이 공급되어야 아날로그 신호를 정확히 디지털 신호로 변환할 수 있다. 도 2는 종래의 기준전압 공급회로도이다. 이에 도시된 바와 같이 제 1 전원단자(VDD) 및 제 2 전원단자(VSS)의 사이에 엔모스 트랜지스터(NM21), 저항(R21) 및 피모스 트랜지스터(PM21)가 순차적으로 연결된다. 그리고 상기 엔모스 트랜지스터(NM21)의 게이트에는 제 1 기준전압(REF1)이 인가되고, 상기 피모스 트랜지스터(PM21)의 게이트에 제 2 기준전압(REF2)이 인가되며, 상기 엔모스 트랜지스터(NM21)와 저항(R21)의 접속점에서 기준최고전압(RTOP)이 출력됨과 아울러 저항(R21) 및 피모스 트랜지스터(PM21)의 접속점에서 기준최저전압(RBOT)이 출력되게 구성하였다. 이와 같이 구성된 종래의 기준전압 공급회로는 제 1 전원단자(VDD) 및 제 2 전원단자(VSS)에 동작전원이 인가된 상태에서 입력되는 제 1 기준전압(REF1) 및 제 2 기준전압(REF2)이 엔모스 트랜지스터(NM21) 및 피모스 트랜지스터(PM21)의 게이트에 인가되므로 엔모스 트랜지스터(NM21) 및 피모스 트랜지스터(PM21)는 제 1 기준전압(REF1) 및 제 2 기준전압(REF2)의 레벨에 따라 소정의 전류가 흐르게 된다. 그러면, 제 1 전원단자(VDD)에서 엔모스 트랜지스터(NM21), 저항(R21) 및 피모스 트랜지스터(PM21)를 순차적으로 통해 제 2 전원단자(VSS)로 전류가 흐르게 되고, 엔모스 트랜지스터(NM21) 및 저항(R21)의 접속점과, 피모스 트랜지스터(PM21) 및 저항(R22)의 접속점에서 각기 기준최고전압(RTOP) 및 기준최저전압(RBOT)이 출력된다. 여기서, 상기 제 1 기준전압(REF1) 및 제 2 기준전압(REF2)의 레벨에 따라 엔모스 트랜지스터(NM21) 및 피모스 트랜지스터(PM21)로 흐르는 전류가 조절되어 상기 출력되는 기준최고전압(RTOP) 및 기준최저전압(RBOT)의 출력레벨이 조절된다. 그러나 상기한 종래의 기준전압 공급회로는 온도의 변화 등과 같은 환경의 변화에 따라 엔모스 트랜지스터(NM21) 및 피모스 트랜지스터(PM21)의 게이트에 인가되는 제 1 기준전압(REF1) 및 제 2 기준전압(REF2)의 레벨이 순간적으로 가변될 경우에 출력되는 기준최고전압(RTOP) 및 기준최저전압(RBOT)의 레벨도 순간적으로 가변되고, 이로 인하여 파이프라인 ADC(110)의 플래쉬 ADC(111) 및 MDAC(113)에 안정된 기준최고전압(RTOP) 및 기준최저전압(RBOT)을 공급하지 못하여 아날로그/디지털 변환기의 이득 에러 및 오프셋 에러가 발생하고, 아날로그 신호를 정확히 디지털 신호로 변환하지 못하여 표시화면에 표시되는 영상의 화질이 저하되는 등의 여러 가지 문제점이 있었다. 그리고 상기 기준최고전압(RTOP) 및 기준최저전압(RBOT)이 변동되는 것을 방지하기 위하여 집적소자의 외부에서 별도의 콘덴서를 접속할 수도 있으나, 이는 집적소자에 콘덴서를 접속하기 위한 별도의 핀을 구비해야 됨은 물론 콘덴서의 접속에 따라 기판이 커지고, 제품의 생산원가가 상승하여 가격 경쟁에서 불리하게 되는 문제점이 있었다.