액정패널 및 그 제조 방법 document_id A220517010107

본 발명은 액정패널 및 그 제조 방법에 관한 것으로서, 특히 잔상 및 플리커 억제를 통해 화질 저하를 방지할 수 있는 액정패널 및 그 제조 방법에 관한 것이다. 일반적으로 액정표시장치(LCD;Liquid Crystal Display Device)는 전계를 이용하여 액정의 광 투과율을 조절하여 화상을 표시한다. 이를 위하여, 액정표시장치는 액정화소들이 매트릭스 형태로 배열되어진 액정패널과, 이 액정패널을 구동하기 위한 구동회로를 구비하게 된다. 상기 액정패널에는 액정화소들 각각에 전계를 인가하기 위한 화소 전극들과 공통 전극이 구비된다. 화소 전극은 하부기판 상에 액정화소별로 형성되는 반면 공통 전극은 상부기판의 전면에 형성된다. 화소 전극들 각각은 스위칭 소자로 기능하는 박막 트랜지스터(Thin Film Transistor;이하 'TFT'라 함)에 접속된다. 화소 전극은 TFT를 통해 공급되는 데이터신호에 따라 공통 전극과 함께 액정화소를 구동하게 된다. 상기한 트위스트 네마틱(TN;Twisted Nematic) 방식의 액정패널과 더불에 최근에는 횡전계방식(IPS;In-Plane Switching mode)의 액정패널이 사용되고 있다. 상기 횡전계방식 액정패널은 액정 분자를 기판에 대해서 수평을 유지한 상태로 구동시키기 위하여 두 개의 전극을 동일한 기판 상에 형성하고, 상기 두 개의 전극 사이에 전압을 인가하여 기판에 대해서 수평방향으로 전계를 발생시킨다. 도 1은 일반적인 횡전계방식 액정패널을 나타내는 평면도이며, 도 2는 도 1을 I-I'를 따라 절취한 횡전계방식 액정패널의 단면도이다. 도 1 및 도 2를 참조하면, 액정패널은 기판(11) 상의 게이트 라인(12)과 데이터 라인(22)의 교차점에 위치하는 TFT(28)와, 상기 TFT(28) 전극의 드레인 전극(25)에 접속된 다수의 화소 전극(33)과, 상기 화소 전극(33)과 소정 간격 이격되며 엇갈려서 형성된 공통 전극(17)과, 상기 게이트 라인(12)과 평행한 공통 배선(15)과 드레인 전극(25)이 중첩된 영역에 형성된 보조 용량(Cst, 27)을 구비한다. 상기 TFT(28)는 게이트 라인(12)에 연결된 게이트 전극(13), 데이터 라인(22)에 연결된 소스 전극(23), 콘택홀(31)을 통해 화소 전극(33)에 접속된 드레인 전극(25) 및 상기 게이트 전극(13)에 공급되는 게이트 전압에 의해 소스 전극(23)과 드레인 전극(25) 간에 도통채널을 형성하기 위한 반도체층(21)을 구비한다. 상기 반도체층(21)은 액티브층(21a)과 오믹콘택층(21b)이 차례대로 적층되어 형성된다. 또한, TFT(28)는 게이트 전극(13)과 소스 및 드레인 전극(23, 25)의 절연을 위한 게이트 절연층(19)을 더 구비한다. 이러한 TFT(28)는 게이트 라인(12)으로부터의 게이트신호에 응답하여 데이터 라인(22)으로부터의 데이터신호를 화소 전극(33)에 공급한다. 화소 전극(33)은 데이터 라인(22)과 게이트 라인(12)에 의해 분할된 셀 영역에 위치하며 광 투과율이 높은 투명 전도성 물질인 ITO(Indium Tin Oxide)로 이루어진다. 화소 전극(33)은 기판(11) 전면에 형성되는 보호층(29) 상에 형성되며, 상기 보호층(29)을 관통하는 콘택홀(31)을 통해 드레인 전극(25)과 전기적으로 접속된다. 상기 셀 영역에는 상기 화소 전극(33)과 평행하게 소정 간격 이격되어 상기 화소 전극(33)과 엇갈리는 공통 전극(17)이 형성된다. 상기 공통 전극(17)은 제조 공정에 따라 상기 게이트 전극(13)과 동일한 물질로 형성되거나 상기 화소 전극(33)과 동일한 물질로 형성된다. 상기 스토리지 전극(Cst, 27)은 공통 배선(15)과 드레인 전극(25)이 게이트 절연층(19)을 매개로 중첩된 영역에 형성된다. 또한, 상기 TFT(28)에서 게이트 절연층(19)을 매개로 게이트 전극(13)과 드레인 전극(25)의 중첩 영역에는 기생 용량(Cgd, 26)이 형성되고, 도시하지는 않았으나 게이트 전극(13)과 소스 전극(23)의 중첩 영역에는 기생 용량(Cgs)이 형성되고, 소스 전극(23)과 드레인 전극(25)의 중첩 영역에는 기생 용량(Cds)이 형성된다. 이때, 기생 용량(Cgd, 26)에 비해 기생 용량(Cgs, Cds)의 값은 아주 미미하다. 이때, 상기 상하 오버레이(overlay) 틀어짐에 따른 기생 용량(Cgd, 26)의 설계 마진 구간은 채널의 폭과 길이(W/L)에 의존하므로 A영역이 된다. 도 3은 도 1의 액정패널의 단위 화소에 대한 등가회로를 나타낸다. 도 1에 도시한 바와 같이, TFT(28)의 게이트 전극(13), 소스 전극(23), 드레인 전극(25)은 각각 게이트 라인(12), 데이터 라인(22), 화소 전극(33)에 연결된다. 화소 전극(33)과 공통 전극(17, Com) 사이에는 액정 물질이 존재하는데 이를 등가적으로 액정 용량(Clc)으로 나타내었다. 그리고, 공통 배선(15)과 드레인 전극(25)이 중첩된 영역에는 보조 용량(Cst, 27)이 형성되며, 상기 게이트 전극(13)과 드레인 전극(25)의 중첩 영역에는 게이트 절연층(19)을 매개로 하여 기생 용량(Cgd, 26)이 형성되고, 게이트 전극(13)과 소스 전극(23)의 중첩 영역에는 게이트 절연층(19)을 매개로 하여 기생 용량(Cgs)이 형성되고, 소스 전극(23)과 드레인 전극(25)의 중첩 영역에는 게이트 절연층(19)을 매개로 하여 기생 용량(Cds)이 형성된다. 이와 같은 액정패널의 동작을 설명하면 다음과 같다. 먼저, 표시하고자 하는 게이트 라인(12)에 연결된 게이트 전극(13)에 게이트 온 전압을 인가하여 TFT(28)를 도통시킨 후에, 데이터 신호를 나타내는 데이터 전압(Vd+)을 소스 전극(23)에 인가하여 이 데이터 전압(Vd+)을 드레인 전극(25)에 인가하도록 한다. 그러면, 상기 데이터 전압(Vd+)은 화소 전극(33)을 통해 각각 액정 용량(Clc)과 보조 용량(Cst, 27)에 인가되고, 화소 전극(33)과 공통 전극(17)의 전위차에 의해 전계가 형성된다. 이때, 액정 물질에 같은 방향의 전계가 계속해서 인가되면 액정이 열화되기 때문에, 데이터 신호를 공통 전압(Vcom)에 대해 정극성(+)과 부극성(-)이 교대로 반복되도록 구동한다. 한편, TFT(28)가 온 상태로 된 경우에 액정 용량(Clc) 및 보조 용량(Cst, 27)에 인가된 전압은 TFT(28)가 오프 상태로 된 후에도 계속 지속되어야 하나, 게이트 전극(13)과 드레인 전극(25) 사이에 있는 기생 용량(Cgd, 26)으로 인해 화소 전극(33)에 인가된 전압은 왜곡이 생기게 된다. 이와 같이 왜곡된 전압을 킥백(kick-back)전압이라 하는데, 이 킥백 전압(ΔV)은 하기 수학식 1로 나타내어진다. 여기서, Cgd는 게이트 전극과 드레인 전극의 기생 용량을 나타내고, Cst는 보조 용량을 나타내며, Clc는 액정 용량을 나타내고, ΔVg는 게이트 전압의 변화량(Vgon - Voff)을 의미한다. 이 전압 왜곡은 데이터 전압의 극성에 관계없이 항상 화소 전극(33)의 전압을 끌어내리는 방향으로 작용하게 되며, 이를 도 4에 도시하였다. 도 4에 점선으로 도시한 바와 같이, 이상적인 액정패널에서는 게이트 전압 (Vg)이 온일 때 데이터 전압(Vd)이 화소 전극(33)에 인가되어 게이트 전압(Vg)이 오프로 되는 경우에도 상기 데이터 전압을 유지하나, 실제 액정패널에서는 도 4의 실선으로 도시한 바와 같이, 게이트 전압(Vg)이 하이(high)에서 로우(low)로 전이되는 부분에서는 킥백 전압(ΔV)의 영향으로 화소전압(Vp)이 킥백 전압(ΔVp) 만큼 감소된다. 잔상이나 플리커를 방지하고 화질을 향상시키기 위해서는 킥백 전압(ΔVp)이 패널 내의 모든 셀 또는 프레임 간에 동일해야 한다. 이와 같이 킥백 전압(ΔVp)이 모든 셀에 대해 일정하게 유지되기 위해서는 각 셀에서 기생 용량(Cgd)의 균일도가 일정해야 한다. 그러나, 종래의 액정패널은 각 셀의 기생 용량(Cgd, 26)이 동일하게 유지되도록 설계를 최적화하기가 어렵고 설계 마진 구간(A)이 작아 미스 얼라인(mis align)에 의해 드레인 전극(25)이 상하로 약간만 시프트(shift) 되어도 기생 용량(Cgd, 26) 값의 편차가 심해져 각 셀의 킥백 전압(ΔVp)이 상이해진다. 이와 같이, 액정패널 전체에 걸쳐서 기생 용량(Cgd, 26)의 균일도를 얻을 수 없을 때 원하는 킥백 전압(ΔVp)의 컨트롤이 어렵기 때문에 상기 킥백 전압(ΔVp)의 편차에 기인한 잔상이나 플리커 현상에 의해 액정패널의 화질이 저하되는 문제점이 발생한다.