반도체 소자의 금속배선 형성방법 document_id A220623006490

본 발명은 반도체 소자의 금속배선 형성방법에 관한 것으로, 특히 금속배선 형성공정시 발생되는 기생 스페이서에 의한 마이크로 트렌치의 형성을 방지하여 금속배선의 신뢰성을 향상시킬 수 있는 반도체 소자의 금속배선 형성방법에 관한 것이다. 반도체 소자 또는 전자 소자 등에 있어서는, 금속배선형성 기술로서 절연막 상에 알루미늄(Al) 또는 텅스텐(W) 등과 같은 도전체막이 증착된 후, 상기 도전체막이 통상의 포토리소그래피(photography) 공정 및 건식식각(dry etching) 공정을 통해 패터닝됨으로써 금속배선이 형성되는 기술이 확립되어 이 분야에서 널리 이용되고 있다. 특히, 최근에는 반도체 소자 중에서 고집적화와 고성능화가 요구되는 로직(logic) 소자를 중심으로 해서 RC 지연을 줄이기 위한 일환으로 알루미늄 또는 텅스텐 대신에 구리(Cu)와 같이 비저항이 낮은 금속을 배선으로 이용하는 방법이 연구되고 있다. 상기 RC에서, 'R'은 배선 저항을 나타내고, 'C'는 절연막의 유전율을 나타낸다. 구리를 이용한 금속배선 형성공정에서는 알루미늄 또는 텅스텐에 비해 패터닝 공정이 어렵다. 이에 따라, 먼저 트렌치(trench)를 형성한 후 상기 트렌치가 매립되도록 금속배선을 형성하는 소위 '다마신(damascene)' 공정이 사용되고 있다. 현재 일반적으로 사용되는 공정으로는 싱글 다마신 공정(single damascene)과 듀얼 다마신 공정(Dual damascene)이 있다. 싱글 다마신 공정은 비아홀(via hole)을 형성한 후 도전재료로 상기 비아홀을 매립하고 그 상부에 배선용 트렌치를 형성한 후 다시 배선재료로 상기 트렌치를 매립하여 금속배선을 형성하는 방법이다. 듀얼 다마신 공정은 비아홀과 배선용 트렌치를 형성한 후 배선재료를 동시에 비아홀과 배선용 트렌치를 매립하여 금속배선을 형성하는 방법이다. 이 외에도 다양한 방법들이 제시되고 있다. 그러나, 구리는 실리콘내의 인터스티셜 사이트(interstitial site)를 통한 확산이 매우 빠르게 이루어져 트랜지스터의 포화전류(saturation current), 문턱전압(threshold voltage) 및 누설전류(leakage current) 등 특성을 열화시키는 문제가 발생된다. 이로 인하여, 실리콘 기판과 금속배선을 접속시키기 위한 메탈 컨택(metal contact) 공정시 컨택 플러그(contact plug)로 구리 금속층이 사용될 수 없게 된다. 이러한 이유로, 컨택 플러그는 구리 대신에 텅스텐이 사용되고 있다. 일반적인, 컨택 플러그 형성방법은 컨택홀(contact hole) 내에 텅스텐(tungsten)을 매립한 후 CMP(Chemical Mechanical Polishing) 방식으로 평탄화하는 과정으로 이루어진다. 이처럼, 텅스텐을 이용하여 컨택 플러그를 형성할 경우에는 도 9 및 도 10의 원형에 나타낸 바와 같이 텅스텐과 구리 금속배선 간에 기생 스페이서에 의한 마이크로 트렌치(micro trench)가 발생된다. 이로 인하여, 베리어막인 Ta, TaN 등이 안정적으로 증착되지 않거나 증착이 되더라도 스트레스(stress)가 발생하여 EM(Electro Migration), SM(Stress Migration), 스트레스 인듀스드 보이드(stress induced void) 등을 생성시키게 된다. 여기서, 스트레스 인듀스드 보이드라 함은 반도체 소자 실제 적용시 구리 원자의 이동에 의해 보이드가 발생되는 것을 말한다.