고전압 트랜지스터의 제조방법 document_id A220623006494

본 발명은 트랜지스터의 제조 방법에 관한 것으로, 보다 상세하게는 소자의 디자인 룰의 증가 없이 게이트 전극과 드리프트 영역의 중첩 크기를 크게 하는 고전압 트랜지스터의 제조방법에 관한 것이다. 일반적으로 고전압 트랜지스터(High Voltage Transistor)는 게이트와, 게이트의 하부에 형성되어 있는 채널(Channel) 및 채널의 양측에 형성되어 있는 소오스/드레인(Source/Drain) 영역을 포함하고, 소자 구동 시, 상기 소오스/드레인 영역에 걸리는 전계를 분산시키기 위한 드리프트 영역(Drift Region)을 가진다. 이때, 상기 드리프트 영역은 소자 구동 시, 상기 소오스/드레인 영역에 걸리는 전계를 분산시키기 위해 드리프트 영역의 경계선이 인접하는 소오스/드레인 영역의 경계선과 소정 거리를 유지하면서, 소오스/드레인 영역을 둘러싸고 있다. 이에 따라, 소자 구동 시, 소오스/드레인 영역에 걸리는 전계(Electric Field)를 드리프트 영역으로 분산시켜 전계 집중에 의한 스냅백 항복 전압(Snapback Breakdown Voltage) 특성을 강화시킨다. 또한, 상기 드리프트 영역은 게이트 전극과 소정 부분 중첩되어 있고, 이에 따라, 소자 구동 시, 게이트 전극의 수직 전계가 소오스/드레인 영역 방향의 수직 전계를 감소시켜 스냅백 항복 전압 특성을 더욱 강화시킨다. 이하, 첨부된 도면을 참조하여 종래 기술에 따른 고전압 트랜지스터를 상세하게 설명하도록 한다. 도 1은 종래 기술에 따른 고전압 트랜지스터의 구조를 나타낸 단면도이다. 도 1에 도시한 바와 같이, 종래 기술에 따른 고전압 트랜지스터는 소자 분리막(20)에 의해 활성 영역과 소자 분리 영역으로 구분된 반도체 기판(10)과, 상기 반도체 기판(10)의 활성 영역 위에 형성되어 있는 게이트(30)와, 상기 게이트(30)와, 상기 게이트(30)의 측벽에 형성되어 있는 게이트 스페이서(40)와, 상기 게이트(30) 하부 양측의 반도체 기판(10)에 소정 깊이로 형성되며 상기 게이트(30) 모서리 하부에서 일정 부분이 중첩되도록 형성되는 드리프트 영역(50)과 상기 게이트(30)와 인접하지 않은 드리프트 영역(140) 내에 이와 일부분 중첩되도록 형성되어 있는 드레인 영역(156) 및 상기 드레인 영역(156)과 인접한 게이트(30) 타측의 드리프트 영역(140) 내에 이와 일부분 중첩하도록 형성되어 있는 소오스 영역(153)을 포함한다. 이때, 게이트(30)는 게이트 산화막 및 게이트 전극이 순차 적층되어 있는 구조를 가진다. 이와 같이, 종래 기술에 따른 고전압 트랜지스터는 반도체 기판 위에서 드리프트 영역을 정의하는 마스크를 통해 기판에 드리프트용 이온을 주입하고 고온 열처리하여 형성한 다음, 또 다른 마스킹 공정을 진행하여 드리프트와 정렬하는 게이트 전극을 형성한다. 그러나, 상기 드리프트 영역이 형성된 기판 위에 드리프트 영역과 정렬하는 게이트 전극을 형성하기 위한 마스킹 공정 시, 게이트 전극을 패터닝하기 위한 마스크의 오정렬이 발생한다. 그러면, 이를 이용하여 패터닝한 게이트 전극 또한 드리프트 영역과 오정렬되는 바, 이들을 정렬시키기 위해 선 공정에 의해 형성된 드리프트 영역에 맞춰 게이트 전극을 확장하는 확장 공정을 진행해야 하나, 확장 공정을 진행하게 되면 게이트 전극의 크기가 커져서 소자의 디자인 룰이 증가하는 문제가 있다. 종래에는 이와 같은 문제를 해결하기 위해 기판 위에 게이트 전극을 먼저 형성한 다음, 게이트 전극을 마스크로 기판에 드리프트용 이온을 주입하고 열처리하여 드리프트 영역을 형성함으로써, 상기 게이트 전극과 드리프트 영역을 자기 정렬하여 소자의 디자인 룰이 증가하는 것을 방지하였다. 그러나, 고전압 트랜지스터는 드리프트 영역을 소오스/드레인 영역과 인접하는 게이트 전극의 일부분과 소정 크기(A) 만큼 중첩하게 하여 소자 구동 시, 게이트 전극의 수직 전계를 통해 소오스/드레인 영역 방향의 수직 전계를 감소시켜 스냅백 항복 전압 특성을 개선하고 있으며, 스냅백 항복 전압의 특성은 드리프트 영역과 게이트 전극의 중첩 크기(A)에 따라 변화하는 바, 중첩 크기(A)가 클수록 강화된다.(도2 참조). 이에 있어서, 종래에는 기판 위에 게이트 전극을 먼저 형성한 다음 드리프트 영역을 형성하고 있어 열처리 공정에 의해 드리프트 영역을 게이트 전극 하부로 확산시켜 중첩시켜야 하나, 다른 소자의 특성이 변화하는 것을 막기 위해 충분한 크기로 확산 시키지 못해 게이트 전극과 드리프트 영역의 중첩 크기가 작은 문제가 있다. 또한, 종래 기술에 따른 고전압 트랜지스터는 게이트를 기준으로 양측에 위치하는 소오스 영역과 드레인 영역의 거리를 확보하기 위해 각각 별도의 마스크 공정을 진행하여 형성하고 있는 바, 고전압 트랜지스터를 형성하기 위한 전체적인 공정이 복잡하다.