나노층 증착 공정 document_id A220623012222

증착은 현대 반도체 디바이스 구조의 기본적인 제조 공정중 하나이다. 증착 기술은 물리 기상 증착("PVD" 또는 스퍼터링), 그리고 화학 기상 증착("CVD"), 및 펄스 CVD(pulsed CVD), 연속 CVD(sequential CVD), 또는 원자 층 증착(Atomic Layer Deposition)("ALD") 등의 CVD의 다양한 변형을 포함한다. PVD 공정은 고진공 장치, 및 원자 또는 원자의 클러스터를 웨이퍼 기판의 표면을 향해 스퍼터링하는 생성된 플라즈마를 이용한다. PVD는 가시거리(line-of-sight)(즉, 시선방향) 증착 공정으로서, 특히 4:1 이상의 높은 종횡비를 가지고, 0.13㎛ 이하의 작은 트렌치 또는 비아 위에 얇고 균일한 라이너 또는 장벽층을 증착하는 등의 복잡한 토포그래피 위에 적합한 막 증착을 달성하는 것은 더욱 어렵다. CVD 방법은 PVD 방법과 다르다. CVD에서는, 고온에서 웨이퍼 표면 위에 가스 또는 증기 혼합물을 플로우시킨다. 그러면, 증착이 이루어지는 뜨거운 표면에서 반응이 일어난다. CVD 공정의 기본적인 특성은 모든 전구체 증기가 기판에서 함께 반응한다는 것이다. 이러한 반응은 종종 (저항성의 가열된 기판 또는 복사 가열 형태의) 열 에너지 또는 (플라즈마 여기 형태의) 플라즈마 에너지 등의 에너지원의 존재를 필요로 한다. 웨이퍼 표면의 온도는 CVD 증착에서 중요한 요인인데, 이는 증착이 전구체들의 반응에 의존하고, 큰 웨이퍼 표면에서의 증착의 균일성에 영향을 주기 때문이다. 일반적으로, CVD는 반도체 공정의 다른 공정과 양립할 수 없는 높은 증착 온도를 필요로 한다. 낮은 온도에서의 CVD는 균일성과 불순물의 측면에서 낮은 품질의 막을 생성하는 경향이 있다. 상기 반응들은 플라즈마 강화 CVD(plama enhanced CVD) 공정의 플라즈마 에너지, 또는 급속 가열 CVD 공정의 광자 에너지에 의해 더욱 촉진될 수 있다. CVD 기술은 반도체 공정에서 오랫동안 이용되어 왔고, 그 특성들은 이용가능한 다양한 전구체와 함께 잘 알려져 있다. 그러나, CVD는 새로운 물질, 더욱 엄격한 막 품질 및 특징에 대한 현대 기술의 요건을 충족시키지 못한다. CVD의 변형은 펄스 CVD 또는 연속 CVD를 포함한다. 펄스 또는 연속 CVD에서, 화학 증기, 또는 플라즈마 에너지, 열 에너지 및 레이저 에너지 등의 공급 에너지들은 CVD 공정에서 처럼 연속적인 것이 아니라 펄스화된다. 펄스 CVD의 주요 장점은 전구체 또는 에너지의 온-오프 상태로부터 야기되는 과도 상태의 높은 효과 및 펄스 모드로 인한 전구체 또는 에너지 양의 감소이다. 펄스 모드에서 달성될 수 있는 에너지 감소는, 얇은 게이트 산화물을 위한 플라즈마 공정 경우 등에서 기판 손상을 보다 적게 할 수 있기 때문에 바람직하다. 펄스 모드에 대한 전구체 양의 감소는, 특정 구성에서 기판의 단결정 특성을 확장시키기 위해 전구체들이 기판과 반응할 필요가 있는 에피택셜 증착 등의 특정 응용에 대해 바람직하다. 펄스 CVD에는 어떠한 퍼지 단계(purging step)도 없는데, 이는 상호 오염 또는 기체 상태 반응은 고려 대상이 아니고, 전구체 또는 에너지를 펄스화하는 목적은 원하는 막 특성을 얻는 것이기 때문이다. 펄스 CVD는 Taylor 등의 미국 특허 번호 5,102,694호("Taylor")에서와 같이 경사 증착을 생성하는 데에 이용될 수 있다. Taylor는 전구체가 주기적으로 감소되어, 증착된 막에 경사 조합(gradient of composition)을 생성하는 펄스 증착 공정을 개시한다. Taylor의 펄스 CVD는 막 조합을 변화시키기 위해 오로지 제 1 세트의 전구체를 변경하는 것에만 의존한다. 그 명칭이 "Pulsed gas plasma-enhanced chemical vapor deposition of silicon"인 Batey 등의 미국 특허 번호 5,242,530호("Batey")에 개시된 바와 같이, 펄스 CVD는 전구체 흐름을 변조하는 데에 이용될 수 있다. Batey는 플라즈마 수소의 정상 흐름(steady flow) 동안 전구체 실란(silane)이 변조되는 펄스 증착 공정을 개시한다. 실란의 펄스화는 일련의 증착을 생성하고, 실란 펄스가 없을 때에는 정상 플라즈마 수소가 상기 증착된 표면을 세척하고 준비한다. 그 명칭이 "Pulsed plasma enhanced CVD of metal silicide conductive films such as TiSi2"인 Sandhu 등의 미국 특허 5,344,792호("Sandhu")에 개시된 바와 같이, 펄스 CVD는 증착 공정에 필요한 플라즈마 에너지를 펄스화하는 데에 이용될 수 있다. Sandhu는, 전구체가 공정 챔버에 도입된 다음, 증착 조건을 최적화하도록 플라즈마 모드로 플라즈마 에너지가 도입되는 펄스 증착 공정을 개시한다. 그 명칭이 "Method for pulsed plasma enhanced vapor deposition"인 Donohoe 등의 미국 특허 번호 5,985,375호("Donohoe")는 펄스 모드에서 플라즈마 에너지를 이용한 유사한 펄스 CVD 공정을 개시하지만, 이는 전력 변조된 에너지 파형(power-modulated energy waveform)을 이용한다. 플라즈마 에너지의 펄스화에 의해, 원하는 특성을 갖는 금속막을 증착할 수 있게 된다. 그 명칭이 "Method of chemical vapor deposition in a vacuum plasma processor responsive to a pulsed microwave source"인 Roche 등의 미국 특허 번호 6,200,651호("Roche")는 증착되는 막을 최적화하기 위해 반복적인 펄스 마이크로파 필드(pulsed microwave field)를 갖는 전자 사이클로트론 공명 플라즈마를 이용하는 펄스 CVD 공정을 개시한다. 그 명칭이 "Deposition of TEOS oxide using pulsed RF plasma"인 Goto 등의 미국 특허 번호 6,451,390호("Goto")는 실리콘 이산화물의 증착 속도를 제어하기 위해 펄스 RF 플라즈마를 이용하는 테트라에톡시시레인("TEOS") 산화물 증착 공정을 개시한다. 펄스 특성은 정상 상태 대신 과도 상태를 통해 증착막의 최적화를 제공한다. 게이트 산화물의 질화(nitridation) 공정 동안에 플라즈마를 펄스화하게 되면, 플라즈마 과도 상태로 인한 보다 높은 상호 작용때문에 연속적인 플라즈마 질화 공정 보다 적은 손상을 나타내고, 보다 짧은 플라즈마 시간의 결과로서 보다 적은 손상을 나타낸다. 펄스 CVD는, 그 명칭이 "Method for growing semiconductor film and method for fabricating semiconductor devices"인 Takahashi 등의 미국 특허 번호 6,306,211호("Takahashi")에서와 같이 증착 공정에 필요한 전구체들을 펄스화하는 데에 이용될 수 있다. Takahashi는 SixGeyCz의 에피택셜막을 증착하기 위한 펄스 CVD 공정을 개시한다. 에피택셜 증착은 단결정 기판을 필요로 하고, CVD 다결정 또는 비정질 막 증착과 달리, 증착되는 막은 기판의 단결정 특성을 확대한다. 기판의 단결정 특성을 확대하기 위해, 증착된 전구체들은 특정한 격자 사이트에서 기판과 결합할 필요가 있다. 따라서, 에피택셜 증착에서는 전구체의 흐름이 감소하는 것이 매우 바람직한데, 이는 전구체들이 올바른 격자 내에 배열될 충분한 시간을 가질 수 있기 때문이다. 이 공정은 도입되는 전구체들을 희석하기 위한 연속적인 수소 흐름을 포함한다. 이후, SixGeyCz의 에피택셜층을 증착하기 위해, 실리콘 기반 전구체, 게르마늄 기반 전구체 및 탄소 기반 전구체의 일련의 펄스들이 도입된다. 에피택셜막을 증착하기 위해서는, 소량의 전구체가 필요하다. 이는 (수마이크로초 정도의) 짧은 펄스에 의해 달성될 수 있다. 전구체들은 높은 유량의 수소로 더욱 희석될 수 있다. Takahashi는 전구체들의 펄스는 오버랩되지 않음을 개시하지만, 이러한 펄스들의 분리에 대해서는 개시하지 않는다. Takahashi의 펄스 CVD의 목적은 화합물 막을 증착하는 것이다. 따라서, 이러한 전구체들의 분리와는 관련이 없다. Takahashi에 의해 개시된 펄스 CVD는, SixGeyCz의 에피택셜막을 증착하기 위해, 반도체 디바이스에서의 배선을 위한 트렌치 또는 비아에서와 같이, 평평하지 않은 기판 상에서의 높은 커버리지 또는 컨포멀(conformal)한 막의 증착을 가능하게 하지 않는다. Takahashi의 펄스 CVD의 목적은 Takahashi에 의해 설명되는 바와 같이 충분히 평탄한 표면에 대해 에피택셜막을 증착하는 것으로서, 트렌치 또는 비아 위에서의 증착을 가능하게 하는 것에 대해서는 언급하지 않는다. ALD는 증착을 위해 화학 증기를 이용하는 CVD의 다른 변형이다. ALD에서는, 교번적인 순서 및 개별적인 순서로 다양한 증기들이 챔버 내에 주입된다. 예를 들어, 제 1 전구체 증기가 기판 위에 흡착될 챔버 내에 전달된다. 이후, 제 1 증기가 턴오프되고 챔버로부터 배출된다. 이후, 다른 전구체 증기가 챔버 내에 전달되어, 기판 위에 흡착된 분자들과 반응하여 원하는 막을 형성한다. 이후, 이러한 제 2 증기는 턴오프되고 챔버로부터 배출된다. 이러한 순서는, 증착되는 막이 원하는 두께에 이를 때 까지 많은 주기 동안 반복된다. ALD 공정의 많은 변형이 있지만, ALD 공정은 모두 2개의 공통적인 특징, 즉 (1) 연속적인 전구체 증기 흐름 및 (2) 주기당 자기 한정적인(self-limiting) 두께의 특징을 공유한다. 연속적인 전구체 흐름 및 배출 특징은 CVD 공정에 일반적으로 관련되는 기체 상태 반응을 제거한다. 주기당 자기 한정적인 두께 특성은 우수한 표면 커버리지를 제공하는바, 이는 막의 총 두께가 전구체 흐름에도 의존하지 않고, 공정 시간에도 의존하지 않기 때문이다. 막의 총 두께는 오로지 주기의 수에만 의존한다. ALD 공정은 기판 온도에는 민감하지 않다. ALD 공정의 주기당 최대 두께는 1개의 모노층(monolayer)인데, 이는 기판 표면이 제 1 전구체에 의해 포화되는 자기 한정적인 특징때문이다. 제 1 전구체는 기판 위에 흡착되거나, 또는 기판에서 어떠한 반응을 경험할 수 있지만, 제 1 전구체는 또한 기판 표면을 포화시키고, 표면은 제 1 전구체 리간드(즉, 배위자)(ligand)로 끝난다. ALD 공정의 쓰루풋(즉, 처리량)은 주기가 얼마나 빠르냐에 달려있다. 따라서, 작은 챔버 체적이 중요하다. 또한, 높은 쓰루풋을 허용하기 위해서는 전구체 밸브(valve)의 빠른 스위칭이 바람직하다. 전형적인 ALD 주기는 수초이다. 따라서, 전구체 펄스는 수초 정도이다. 전구체 고갈 영향은 이러한 짧은 공정 시간 때문에 심각할 수 있다. 그 명칭이 "Sequential chemical vapor deposition"인 Sherman의 미국 특허 번호 5,916,365호("Sherman")는, 챔버 배출, 기판 위에 제 1 전구체의 흡착, 다른 챔버 배출, 기판 표면 위에 흡착된 전구체와 제 2 래디컬(radical) 전구체의 반응, 및 제 3 챔버 배출의 순서에 의한 연속적인 화학 기상 증착(ALD)을 제공한다. Sherman 공정은 흡착에 의해 주기당 서브 모노층을 생성한다. 공정 주기는 원하는 두께의 막을 성장시키기 위해 반복될 수 있다. Sherman은 제 1 전구체 공정 흐름이 자기 한정적인 ALD 공정을 개시하는바, 이는 비록 공정이 길다고 할지라도, 흡착 두께는 변경될 수 없음을 의미한다. 그 명칭이 "Method for growing thin films"인 Suntola 등의 미국 특허 번호 6,015,590호("Suntola")는 전구체들을 완전히 분리하는 ALD 공정을 개시한다. 개시된 Suntola 공정은 개선된 ALD 공정(Suntola에 의해 원자층 에피택시("ALE")라 불린다)으로서, 여기에서 증착은 기판 표면 상에서의 전구체들의 포화 및 반응물들과의 이후의 반응을 통해 달성된다. Suntola 공정의 장점은 전구체들의 완전한 분리인 바, 교차 반응을 막기 위해 전구체들의 펄스들 간에 99% 이상의 우수한 퍼지가 이루어진다. 그 명칭이 "Radical-associated sequential CVD"인 Sneh의 미국 특허 번호 6,200,893호 및 그의 분할(미국 특허 번호 6,451,695, 미국 특허 번호 6,475,910, 미국 특허 공개 번호 2001/0002280, 미국 특허 공개 번호 2002/0192954, 미국 특허 공개 번호 2002/0197864)은 ALD 증착 방법을 개시한다. Sneh의 일련의 공정은 ALD 공정의 변형이다. Sneh는 제 1 전구체 도입을 위한 증착 단계를 개시하지만, Sneh의 증착은 리간드에 의한 표면 포화때문에 자기 한정적이다. 실제로, 미국 특허 번호 6,475,910호에서, Sneh는 제 1 전구체 도입 단계의 두께를 확장하기 위한 방법을 개시한다. 이는 또한, 제 1 전구체 도입 단계의 두께를 증가시키기 위한, 연속적인 전구체 흐름에 대한 다른 ALD 공정을 개시한다. 일부 양상에 있어서, 이는 ALD 공정의 제 1 전구체 흐름 단계의 두께가 다른 ALD 공정에 의해 증가될 수 있는 네포 루프(즉, 포대기형 루프)(nested loop)와 유사하다.