표면-코팅방법, 그 방법을 사용한 미세전자기기 배선제조방법 및 집적회로 document_id A220623012269

이하에서는, 종래기술은 미세전자기기 분야에만 한정되는데, 이는 더욱 신속한 프로세서 및 매우 정밀한 에칭이 더욱 요구됨에 따라, 균일한 금속 증착 및 현재 입수 가능한 장치 및 방법의 양자 모두의 대표적인 분야이고, 균일한 코팅 - 및 특히, 공형 - 금속 코팅을 얻는 기술적 어려움이 증대되는 대표적인 분야이기 때문이다. 따라서, 당업자라면 쉽게 이러한 문제들을 마이크로시스템 또는 커넥터와 같은 다른 분야들, 단지 상이한 스케일의 동일한 문제로 적용시킬 수 있다. 기껏해야, 새로운 한계, 특히 비용면에서의 한계가 나타나는데, 이는 하기 서술된 미세전자기기에서의 특정 방법 및 장치는 이러한 분야에 적용될 수 없다는 것을 의미한다. 집적회로는 실리콘 웨이퍼 (wafer)의 표면상에 불연속 반도체 장치를 형성하여 제조된다. 그 후에, 금속 (metallurgical) 배선 네트워크가 이러한 장치상에 제조되고, 그 결과 장치의 활성 요소들 사이에서 접속이 가능하게 되고, 그들 사이에서, 원하는 회로를 얻는데 요구되는 배선 (wiring)이 제조된다. 배선 시스템은 다양한 레벨에서 형성된다. 각각의 레벨은 금속 라인에 의해 형성되고, 이러한 라인들은 "배선 홀" 또는 "바이어스"라 불리는 접속부에 의해 함께 연결된다. 마이크로시스템의 기술적 발전으로 집적 밀도가 증가되었고, 결과적으로, 구성성분 사이즈를 감소시켰다. 배선의 길이는 증가하였고, 폭은 감소하여 라인들 사이에 공간을 갖게 되었다. 이러한 배선이 알루미늄 또는 텅스텐으로 만들어진 경우에는, 그 사이즈가 감소함에 따라 수용할 수 없는 저항의 증가가 초래된다. 이것은 그러한 높은 저항이 회로의 임피던스를 증가시키고, 전기적 신호 전달 횟수를 증가시키며, 이로써 마이크로-프로세서의 처리 속도를 한정하기 때문이다. 더욱이, 고 전류 밀도에서 알루미늄은 전자이동 (electromigration)을 겪는 경향이 있다. 이는 매우 작은 단면의 도체에서 발생할 수 있고, 불연속성을 초래하여, 회로 오작동을 일으킬 수 있다. 구리의 도전성은 알루미늄, 텅스텐 또는 집적회로에서 사용되는 다른 도전 물질보다 높다는 것은 주요 이점이고, 이 때문에 금속 배선을 제조하는데 구리를 사용한다. 또한, 구리는 전자이동 현상에 대하여 더 높은 내성을 갖는다. ULSI-ICs (Ultra-large-Scale-Integration Integrated Circuits)의 제조업체들에 있어서, 이러한 두 가지 기준은 중요한 역할을 한다. 구리의 도전성은 대략 알루미늄의 2배이고, 텅스텐의 3배 이상이다. 따라서, 금속 배선 제조용으로 구리의 사용은 더욱 정밀함을 요하는 에칭된 회로에서 명백히 유리하다. 더욱이, 구리는, 또한, 전자이동에 대해 알루미늄보다 약 10배 정도 덜 민감하다. 이는 회로 소정의 전기적 집적을 유지하기 위한 더 나은 커패시티를 허용한다. 불행히도, 배선, 특히 구리 배선을 제조하기 위한 현재 가능한 기술로써는 100 nm 이하의 배선에서는 충분히 정확하지 않고, 및/또는 매우 고가이다. 비록, 현재의 기술에서, 구리가 가장 많이 사용되지만, 구리 배선의 대안은 두 가지 주요 문제에 당면해 있는데, 즉, 구리는 에칭하기 어렵다는 점과 (따라서, 전통적인 방법이라 할지라도, 이러한 타입의 방법에 의해, 배선 패턴을 제조하는 것은 단순한 양식으로도 가능하지 않다); 구리는 다수의 물질들로의 높은 확산율 (diffusion rate)을 갖는 요소라는 점이다. 이러한 확산은 근접 트랙의 단락 (short-circuiting)을 초래하여, 그 결과 회로의 전체적인 오작동을 일으킬 수 있다. 다마신 (damascene) 방법의 사용으로 전술한 두 가지 문제가 해결되었다. 상기 방법은: 중간-레벨 절연 유전층의 증착; RIE (Reactive Ion Etching)에 의한 유전층에서의 라인 및 바이어스로 이루어진 배선의 에칭 단계; 구리 이동을 막기 위해 사용되는 배리어 (barrier) 층의 증착; 라인과 바이어스에 구리를 충전하는 단계; 및 CMP (Chemical-Mechanical Polishing)에 의한 과량의 구리 제거의 일련의 단계로 이루어진다. 다마신 및 듀얼-다마신 방법이 서술되어 왔는데, 예를 들면, C.Y. Chang 및 S.M. Sze에 의한 "ULSI Technology", McGraw-Hill, New York, (1996), 444-445쪽이 있다. 배리어 층의 특성 및 그들의 증착 방법은 Kaloyeros 및 Eisenbraun에 의한 "Ultrathin diffusion barrier/liner for gigascale copper metallization", Ann. Rev. Mater. Sci. (2000), 30 , 363-85에 서술되어 있다. 트렌치 (trench) 및 웰 (well)에 금속 구리를 충전하는 방법은 Rogenberg 등에 의한 "Copper metallization for high performance silicon technology", Ann. Rev. Mater. Sci. (2000), 30 , 229-62에 서술되어 있다. 다마신 방법에서 사용되는 구리로 충전하는 방법은, 산업적 관점에서 볼 때, 하기와 같은 특정 세부 요건을 만족해야 한다: 구리의 비저항 (resistivity)은 구리의 고유 비저항에 최대한 근사해야 한다; 구리 증착 공정에서는, 높은 종횡비 (aspect ratio)로 에칭하는 경우에 있어서도 - 그리고, 특히 이러한 경우에 있어서 - 빈 공간 없이 트렌치 및 웰이 완전히 충전될 수 있어야 한다; 배리어 층에 대한 구리의 접착성은 화학적-기계적 연마 (polishing) 단계 동안, 박리 (delamination)를 막고, 전기적 또는 열적 스트레스 하에서, 파손 (fracture) 영역을 발생시키지 않는 강한 접촉 면을 얻기에 충분할 정도로 높아야 한다; 공정의 비용은 가능한 한 낮아야한다. 동일한 조건을 배선을 제조하는데 사용될 수 있는 기타 금속에 적용된다. 이를 달성하기 위해서, 전기도금 (electroplating: EP)을 사용하는 구리 증착은 증착된 코팅의 품질 면에서 우수한 성능을 나타내어, 바닥에서부터 그 개구부까지의 트렌치 및 웰이 효과적으로 충전된다. 이러한 공정은 특히, 황산 구리 (CuSO4) 및 첨가물을 포함하는 바스 (bath)로부터 구리의 갈바닉 (galvanic) 증착에 기초한다. 또한, 무전해 (electroless) 또는 자가촉매 (autocatalytic) 화학적 도금 공정이 공지되어 있다: 이들은, 전기도금의 경우에 있어서와 마찬가지로, 구리 코팅이 그것을 포함하는 수용액으로부터 제2구리 이온의 환원에 의해 얻어지는 용액 공정이다. 전기도금과는 달리, 이러한 환원에서 필요한 전자는 외부 전류 공급원에 의하지 않고 동일한 용액 내에 존재하는 화학적 환원제에 의해 제공되는데, 이는 이를 "무전해" 도금 공정으로 칭하는 이유가 된다. 가장 많이 사용되는 용액은 환원제로서 착체화된 구리염 및 포름알데히드 (HCHO)를 포함하는 염기성 수용액이고, 여기서 제2구리 이온은 열역학적으로 바람직한 반응에 따라서 금속 구리로 환원된다 (S. James, H. Cho 등에 의한 "Electroless Cu for VLSI", MRS BULLETIN, 20 (1993) 31-38). 이러한 두 개의 구리 금속 증착 공정은, 또한 물리적 및 화학적 증착 공정에 비하여 저렴하고, 상기 물리적 및 화학적 증착 공정은 즉, 각각, PVD (물리적 기상 증착: Physical Vapour Deposition) 및 CVD (화학적 기상 증착: Chemical Vapour Deposition)이고, 이들은 통상적으로 미세전자기기 산업에서 이러한 종류의 증착에 대하여 사용된다. 이러한 방법은 단일-기판 진공 증착 반응기 (single-substrate vacuum deposition reactor)를 사용한다. 그러나, 전기도금이 전기-매개 반응 (즉, 증착된 구리의 두께는 전기분해 동안 회로를 통과하는 전하에 비례한다)이기 때문에, 금속 코팅의 토폴로지 (topology)는 기판의 옴 (Ohm)의 강하에 따른 작도법적 (cartographical) 분포에 민감하다. 이제, 이러한 분포는, 확장된 반도체 표면의 경우, 집적회로의 제조에 사용되는 전체 기판 웨이퍼로 증착되는 배리어 층에 의해 제공되는 것과 같이, 통상적으로 매우 비-균일하다. 배리어 층으로 사용되는 물질 (티타늄 나이트라이드, 탄탈륨 나이트라이드, 텅스텐 카아바이드 등)이 반도체이기 때문에, 그들의 도전성은 구리 증착을 균일하게 하기에는 불충분하다. 동시에, 무전해 공정에서 구리 이온에 의해서 일어나는 포름알데히드 산화 반응은 열역학적으로 매우 바람직하나, 동역학적으로는 촉매의 공급 없이는 작동될 수 없다. 가장 효과적인 촉매는 이종 촉매인 것으로 보이며, 특히 구리이다. 이는, 제1 금속 구리층이 얻어지는 즉시 증착률이 상당히 증가하여, 공정이 자가촉매 공정 또는 무전해 공정이 된다는 것이 관찰되어 왔기 때문이다. 어느 경우이든, 이러한 문제들은 시드 (seed) 층으로 칭해지는 금속 구리의 얇은 층을 증착시켜서 해결할 수 있고, 이는 종래기술에서 배리어 층의 증착 단계 후 및 전기도금 단계 전에서의 유일한 금속 층이다. 전기 도금의 경우, 이러한 구리층은 개선되고, 충분히 균일한 도전성을 갖는 표면이 도포되도록 한다. 무전해 또는 자가촉매 공정의 경우, 라인과 바이어스를 충전하기 위해 두꺼운 구리 코팅이 제조되는 것이 요구되는 그러한 지점에 정확히 효과적인 촉매를 제공한다. 배리어 층 및 금속만으로 된 (metal-only) 시드층은 현재 다양한 공정 (PVD 및 CVD) 및 동일한 진공 챔버를 사용하여 증착되고 있다. 이는, 바이어스에서 나타나는 기생적 전기 저항을 초래할 수 있는, 이러한 두 개의 단계 사이에서 대기로 되돌아가 배리어 층이 산화되는 것을 막는다. 배리어 층의 증착, 금속만으로 된 시드층의 증착 및 구리 전기도금에 있어서의 이러한 공정 단계들은 현재 미세전자기기 산업에서 표준 공정이다. 세 단계들은 두 종류의 설비를 사용하여야 하는데, 하나는 PVD/CVD를 위한 것이고, 다른 하나는 전기도금을 위한 것이거나, 또는 이러한 기술들을 수행하는데 고가를 초래하는 자가촉매 (무전해) 단계를 위한 것이다. 종래기술의 제1 공정은, 배리어 층 상의 PVD에 의해서 구리 금속만으로 된 시드층을 증착하는 단계로 이루어지며, 상기 배리어 층은, 역시 PVD에 의해서 상기 배리어 층이 증착되는 단계 이후 대기로 되돌아가지 않는다. PVD는 배리어 층에 대한 구리의 접착성을 개선시킨다. 그러나, PVD에 의해 증착된 구리 코팅은 종횡비가 높을 경우, 다시 말해서, 홈부 및/또는 에칭된 부분들의 갯수가 많은 경우, 낮은 단차 피복성 (step coverage)을 나타내는 것이 관찰되는데 이는 배선라인과 바이어스의 제조에서 그러하다. 종래기술의 제2 공정에 따르면, 금속만으로 된 시드층은 CVD에 의해 증착된다. 전통적인 CVD 공정에 의하여 얻어진 구리 필름은 PVD에 의해 얻어진 것보다 표면의 토폴로지에 더욱 잘 대응된다. 그러나, 대부분의 전구체에 대해서, CVD에 의해 증착된 구리는 배리어 층의 물질에 대한 접착성이 좋지 않다. 더욱이, CVD 전구체가 고가이어서, 상기 공정을 매우 고가로 만든다. CVD에 대한 변형물로서, 상기 종래기술의 금속만으로 된 시드층은 ALD (Atomatic Layer Deposition) 또는 ALCVD (Atomatic Layer Chemical Vapour Deposition) 또는 ALE (Atomatic Layer Epitaxy)에 의해 증착된다. 현재 매우 고도의 에칭 정밀도를 갖는 울트라-집적회로에 대해 유망한 것으로 보이는 상기 공정은, CVD에서와 동일한 원리에 기초하나, 필름 성장 반응이 자가-한정적이도록 기체상태의 전구체의 혼합물을 사용한다 (US 4 038 430 (1977), 및 M. Ritala 및 M. Leskela에 의한 Handbook of Thin Film Materials, H.S. Nalwa (editor), Academic Press, San Diego, 2001, 1권, 2장). 따라서, ALD는 연속적인 증착/퍼지 (purge) 사이클에 의해 작동하면서, 전술한 기술들에서보다 두께를 더 잘 조절할 수 있게 하고 (이는 성장률이 통상적으로 0.1 nm/사이클 정도이기 때문이다), 그 결과 전통적인 CVD의 단점의 일부를 시정할 수 있는 바, 다시 말해서, 초박막 두께의 우수한 조절, 에칭된 부분에서의 종횡비의 적당한 변형 및 공급 파라미터 (입력 흐름)에의 매우 낮은 의존성과 같은 것들을 언급할 수 있다. 그러나, 이러한 기술은 전통적인 CVD의 단점의 일부, 즉, 낮은 접착성 및 요구되는 특성들을 갖는 시드층을 얻는 데의 어려움을 정도는 덜 하지만 갖는다. 에칭된 부분의 계속되는 크기 감소와 함께, PVD 및 CVD의 흠결들은 매우 악화되어, 이러한 공정들은, 전류 생성에 후속하는 에칭 생성에 대한 시드층을 제조하는 과업을 만족시키기에 더더욱 부적절하게 된다. 전기도금 및 무전해 도금이 이미 금속화된 영역 상에 (그들의 낮은 비저항 또는 그들의 촉매적 특성 중 어느 하나로 인하여) 구리가 우선적으로 증착되도록 하므로, 전체 에칭된 부분에 시드층으로 작용하는 코팅이 되도록 하는 것이 필요한데, 이는 PVD가 제공할 수 없을 것으로 보이는 것이다. 불연속 외관 및 표면 토폴로지에의 낮은 공형성은 특히, 높은 종횡비의 웰, 트렌치 및 기타 표면 구조의 바닥에서 문제가 된다. 따라서, PVD에 의해 얻어진 금속만으로 된 시드층에 적용되는 경우, 전기도금 또는 무전해 도금에 의한 구리의 증착은, 각 구조의 크기가 점점 작아짐에 따라, 이러한 영역에서 더더욱 어려워진다. 더욱이, 무전기 도금의 경우에는, 상기 공정과 연관된 수소의 발생은 미세-다공성 및 제조 단계에서 물질의 구조에 대한 불리한 기타 흠결을 초래한다. 더욱이, 무전해 바스 (bath)는 그들의 준안정적 특성으로 인해, 시간에 따른 안정성 문제를 야기한다. 통상적인 CVD 공정에서, 높은 공형성을 갖는 연속적 구리 필름은 단지 임계적 두께 이상으로 얻어질 수 있다. 이는 구리 필름이 너무 얇을 경우, 불연속이 되는 심각한 흠결을 갖기 때문이다. 따라서, 상기 금속만으로 된 시드층의 구조적인 일체성은 전기 도금 또는 무전해 도금 용액에 의해 영향을 받는다. 이제, 임계 두께가 에칭된 부분의 크기에 비하여 사소한 문제인 것이 아니기 때문에 (주로 100 nm 이하인 에칭 정밀도에 비하여 현재 30 내지 50 nm 부근), CVD에 의해 얻어진 공형 (conformal) 코팅은 종횡비의 상당한 증가를 가져올 수 있고, 따라서, 전기도금 또는 무전해 도금 단계 동안, 바닥으로부터 라인 및 바이어스들을 전기화학적으로 충전하는 것과 관련된 문제들을 악화시킬 수 있다. 일반적으로, 이러한 공정들은, 또한 접착성 문제를 갖는다. 동시에, ALD는 성질상, 연속적인 사이클에 기반한 일련의 공정이므로, 매우 느리다. 더욱이, 혼합물은 한가지 즉, 증착을 원하는 부분은 제외하고 단지 기체 상태의 반응물 및 기체 상태의 산물만을 포함하도록 선택되어야 한다. 전구체 혼합물에 존재하는 몇몇 반응물 및 표면상의 원하지 않는 산물은 제거될 수 있는 기체 상태이어야 하고, 이는 한계, 특히, 기술적 한계가 된다. CVD에서 직면하게 되는 접착성 문제가 또한 상기 공정에서 발생한다. 더욱이, ALD에 의해 얻어지는 두께 조절은 고품질이지만, 특정 혼합물에 있어서는 증착이 핵형성에 의해 진행되며, 이러한 핵형성은 균일한 코팅을 얻기 위해서 문턱치 (threshold) 두께가 존재할 필요성이 있으며, 이는 M. Juppo의 "Automic Layer Deposition of Metal and Transition Metal Nitride Thin Films and In Situ Mass Spectrometry Studies", Academic Dissertation, University of Helsinki, Faculty of Science, Department of Chemistry, Laboratory of Inorganic Chemistry, Helsinki, Finland, December 14th 2001, ISBN 952-10-0221-2, p.39.에 서술되어 있다. 이러한 어려움은, 전구체 및 공반응물 (coreactant) 양자 모두에 관하여, 후보 물질의 화학적 구조에 세심한 주의를 기울여야함을 의미한다. 따라서, ALD는 아직 작동 가능하지 않고, 불행히도, 모든 현존하는 한계를 해결하지 못한다. 또한, 전구체 및 공반응물 때문에, 및 이는 매우 느린 공정이기 때문에, 고가 공정이 된다. 따라서, 종래기술의 문제점으로부터, PVD의 경우에서처럼, 공형 코팅이 형성되는 것을 희생하지 않고, 시드층의 배리어 층에 대한 접착성을 향상시키는 공정에 대한 실질적인 필요성이 있다는 것을 알 수 있다. 또한, 고가가 아닌 공정을 사용하여 높은 종횡비의 에칭된 부분 상에 시드층을 제조하고, CVD가 제공할 수 있는 것과 달리, 우수한 접착성을 나타내는 시드층을 제공할 실질적인 필요성이 있다. 마지막으로, 단일 설비 단위 내에서, 배리어 층의 산화 없이, 그리고 기판 상에 이미 존재하는 모든 기타 다른 금속들과 상용성 있는 작동 온도에서, 구리 코팅뿐만 아니라, 예를 들어, 백금과 같은 다른 금속 코팅의 제조 공정에 대한 실질적인 필요성이 있다.