반도체 소자 및 그 제조 방법과 분포 궤환형 레이저 소자 document_id A220623017056

본 출원은, 2004년도 2월 25일자로 출원된 제 10/787,349 호인 "Buried heterostructure Device Fabricated by single Step MOCVD"의 일부 계속 출원이며, 본 명세서에서 그 전체를 참조한다. 광전자 소자들은 전기통신, 데이터 저장 및 신호처리를 포함하는 다양한 애플리케이션에서 사용되고 있다. 레이저 다이오드들, 반도체 광 증폭기, 반도체 게인 미디어 등과 같은 일정 종류의 광전자 소자들은 광 도파관 내에 설치된 액티브 영역을 가지고 있다. 통상, 광 도파관은 서로 다른 구조들로 설계되어 있어, 옆으로, 즉, 광전자 소자가 제작되는 기판의 주 표면에 평행하게 광을 유도하고, 또한 가로질러, 즉, 기판의 주 표면에 직교하게 광을 유도한다. 가로지르는 방향에서는, 광은 액티브 영역의 반도체 물질과 액티브층을 사이에 끼운 피복층간의 굴절률비에 의해 유도된다. 옆으로의 방향에서는, 피복층 및 액티브 영역이 일부를 구성하는 층구조에서 적어도 일부가 정의되는 매립형(buried) 헤테로 구조체(heterostructure) 또는 돌출형(ridge) 도파관에 의해 유도된다. 전기통신 애플리케이션에서, 가장 통상적으로 사용되는 가로방향의 도파관 구조는 매립형 헤테로 구조체이다. 매립형 헤테로 구조체는, 액티브 영역에서 큰 굴절률비를 가지기 때문에 돌출형 도파관 구조에 비해 이점이 있다. 그렇기 때문에 광 도파관을 매우 좁게 만들 수 있으며, 기초 광모드와 액티브 영역 사이에 높은 공간적 오버랩을 유지할 수 있다. 이는 레이저에서 낮은 임계치 전류, 반도체 광 증폭기 및 광 게인 미디어에서 낮은 동작 전류, 및 낮은 정전용량, 및 광전자 변조기 및 직접 변조된 레이저에서 증가된 변조 속도와 같은 이점을 제공한다. 매립형 헤테로 구조체 가로방향 도파관을 포함하는 광전자 소자들을 제조하는 통상적인 공정이 도 1a 내지 도 1c에 도시된다. 우선, 수백 또는 수천개의 광전자 소자들이 만들어지는 층구조(10)가 성장된다. 도 1a 내지 도 1c는 단일 광전자 소자가 제조되는 층구조의 일부분의 측면도들이다. 도 1a는 기판(18) 상에 성장된 n형 피복층(12), 미첨가(undoped) 액티브 영역(14) 및 p형 피복층(16)을 나타낸다. 이 층들은 유기 금속 기상 성장법(OMVPE; Organo-Metallic Vapor Phase Epitaxy)라고도 알려진 유기 금속 화학 기상 증착법(MOCVD; Metal Organic Chemical vapor Deposition)에 의해 성장된다. 통상, 층구조(10)의 물질은 인듐, 갈륨, 비소 및 인과 같은 원소로 이루어진 Ⅲ-Ⅴ 족 반도체이다. 피복층들(12 및 16)의 반도체 물질은 액티브 영역(14)보다 낮은 굴절률을 가진다. n형 피복층(12)의 두께는 약 2㎛인 반면에, 층구조(10)의 p형 피복층(16)의 두께는 단지 약 200㎚ 내지 400㎚이다. 하나 이상의 양자 우물(quantum well)로 이루어진 양자 우물 구조(20)는 액티브 영역(14)에 설치된다. 각각의 양자 우물은 높은 밴드갭 반도체 물질의 배리어 층들 사이에 끼워 넣어진 낮은 밴드갭 반도체 물질에 의해 정의된다. 또한, 도 1a는 p형 피복층(16)의 표면 상에 증착되는 마스크(22)를 나타낸다. 통상, 마스크의 물질은 이산화실리콘이다. 도 1a에 도시된 바와 같이, 마스크(22)는 y방향으로 길어진 형태이며, 통상 약 1 내지 8㎛의 폭을 가진다. 그 후, 층구조(10)를 성장 챔버로부터 꺼내고, 도 1b에 도시된 바와 같이, 층구조에 메사(mesa)(24)를 정의하는 2개의 에칭 공정을 거친다. 초기에, 리액티브 이온 에치(RIE; Reacive Ion Etch)를 사용하여 마스크(22)에 의해 보호되지 않는 p형 피복층(16), 액티브 영역(14) 및 n형 피복층(12)의 일부분을 제거한다. RIE는 에칭을 하는 층의 에지를 손상시킨다. 이렇게 손상된 에지는 최종의 광전자 소자의 효율을 심각하게 저하시킨다. 따라서, 층구조(10)에 대해 p형 피복층(16), 액티브 영역(14) 및 n형 피복층(12)의 손상된 에지를 제거하는 습식 에칭을 추가적으로 거친다. 습식 에칭은 메사(24)에 비해 마스크(22)가 돌출되었음을 추가적으로 정의한다. 도 1b는 2개의 에칭 공정을 수행한 후의 층구조(10)를 나타낸다. 그 후, 층구조(10)를 성장 챔버에 다시 넣고, 도 1c에 도시된 바와 같이, 액티브 영역(14)의 물질보다 낮은 굴절률을 가지는 고저항률 Ⅲ-Ⅴ족 반도체 물질의 오버그로우스(overgrowth)(26)를 MOCVD에 의해 층구조 상에 애픽택셜 성장시킨다. 오버그로우스는 기판(18)의 노출된 표면 및 메사(24)의 측벽들 상에서 성정하지만, 마스크(22) 상에서는 성장하지 않는다. 따라서, 오버그로우스(26)는 인접한 메사들 사이에 층구조로 에칭된 캐비티를 채운다. 성장면이 p형 피복층(16)의 상면에 도달할 때까지 오버그로우스의 증착을 계속한다. 피복층들(12 및 16)의 물질이 인화인듐(InP; indium phosphide)인 층구조(10)의 일 실시예에서는, 통상, 오버그로우스(26)의 물질은 철 첨가 인화인듐(InP:Fe)이다. 오버그로우스 물질의 굴절률은 액티브 영역(14)보다 낮은 약 0.2이다. 오버그로우스 물질은 철을 첨가하여 전도성을 낮춘다. 그 후, 층구조(10)를 성장 챔버로부터 꺼내고, p형 피복층(16)으로부터 마스크(22)를 제거하는 다른 습식 에칭 공정을 거친다. 그 후, 층구조(10)를 성장 챔버에 다시 넣고, 도 1c에 도시된 바와 같이, p형 피복층(16) 및 오버그로우스(26)의 노출된 표면들 상에 추가적인 p형 피복층 물질(28)을 성장시킨다. p형 피복층(16) 및 p형 피복층(16) 상에 추가적인 피복층 물질 부분은 총체적으로 p형 피복층(30)을 이룬다. 통상, p형 피복층은 n형 피복층의 두께와 동일한 약 2㎛의 두께를 가진다. p-접촉층(미도시)을 p형 피복층(30) 상에 성장시키고, 전극층들(미도시)를 기판(18)의 바닥면 및 p-접촉층의 노출된 표면 상에 증착시킨다. 그 후, 전극층들을 전극들을 정의하기 위해 패턴화한다. 그 후, 층구조(10)를 각각의 광전자 소자들로 분리한다. 상술한 매립형 헤테로 구조체 도파관이 성능상의 이점을 제공하지만, 상술한 제조 공정은 복잡하고 제어하기 어렵다. 특히, 액티브 영역(14)에서 p형, 미첨가 및 n형 물질의 층들(미도시)로 형성된 p-i-n 접합을 통해 에칭이 진행하기 때문에, 저손상 에치 공정을 사용하여 층구조를 에칭하는 것이 중요하다. 또한, 액티브 영역(14)의 폭, 즉, 도 1a에 도시된 x방향으로의 액티브 영역의 길이는 에치 공정에 의해 정의된다. 액티브 영역의 폭은 정확하게 정의되어야 한다. 액티브 영역을 너무 좁게 하면 부족한 게인을 얻거나 너무 높은 임계 전류를 가져온다. 액티브 영역을 너무 넓게 하면 광전자 소자가 다중 광모드에서 동작하게 하며, 이는 다수의 애플리케이션에서 바람직하지 않다. 최종적으로, 마스크(22)에 비해 메사(24)의 언더컷(undercut) 프로파일을 정확히 제어하여, 오버그로우스(26)가 추가적인 p형 피복층 물질(28)을 성장시키기에 적당한 평면을 제공하는 것을 확보해야 한다. 긴 파장 전기통신 애플리케이션에서 사용하기 위한 광전자 소자들은 양자 우물 층들의 물질로서 인듐 갈륨 비소 인(InGaAsP)을 가졌다. 양자 우물 층들의 물질로서 InGaAsP 대신에 알루미늄 인듐 갈륨 비소(AlInGaAs)를 사용하면, 광전자 소자의 고온 특성을 향상시킨다. 그러나, 양자 우물 층들의 물질로서 AlInGaAs를 사용하면, 매립형 헤테로 구조체 도파관 구조의 제조를 상당히 어렵게 만든다. 이는, 양자 우물 층들의 재료에서 알루미늄이 존재하면, 습식 에칭 공정시 메사(24)의 측벽들 상에 안정적인 산소층이 형성되기 때문이다. InGaAsP 에칭시 덜 안정적인 산화인듐 및 산화갈륨과는 달리, 오버그로우스(26)를 성장시키기 전에 MOCVD 성장 챔버 내에서 산화알루미늄을 온도적으로 제거할 수 없다. 대신에, 산화알루미늄층은 메사의 측벽들 상에 존재하고, 메사와 오버그로우스(26)간에 인터페이스의 품질을 저하시킨다. 에칭 공정을 수행한 후 에칭 스테이션으로부터 성장 챔버로 웨이퍼를 이동시켜야 하기 때문에, 메사(24)의 노출된 측벽들에 대한 손상의 문제점이 더욱 악화된다. 메사의 측벽들을 수증기 및 산소를 포함하는 대기에 노출시키게 된다. 수증기 및 산소는 메사의 측벽들에 추가적인 산화층을 형성시킨다. 메사의 측벽들 상에 형성되는 안정적인 산화알루미늄의 문제점을 해결하기 위한 다양한 방법이 제안되었다. 예를 들어, Bertone 등에 의한 "Etching of InP-based MQW Structure in a MOCVD Reactor by Chlorinated Compounds", 195 J. CRYST. GROWTH, 624 (1988)에 기재된 바와 같이, 인시튜(in-situ) 에칭을 사용할 수 있다. 그러나, 이러한 방법은 고가이고 구현하기 어렵고, 다른 소자들에 대한 제조 공정과 호환가능하지 않다. K. Kudo 등에 의한 "Densely Arrayed Eight-Wavelength Semiconductor Lasers Fabricated by Microarray Selective Epitaxy", 5 IEEE J. SEL. TOP. QUANTUM ELECTRON., 428 (1999)에서는, 마이크로셀렉티브(micro-selective) 영역 성장을 사용하여 매립형 헤테로 구조체 레이저의 어레이를 제조하는 공정이 개시되어 있다. 이 공정은 도 2a 내지 도 2c에 도시된다. 도 2a는 n형 피복층(62)이 성장되는 기판(68)을 나타낸다. 광전자 소자의 액티브 영역(64)을 추가적으로 구성하는 광 도파관 코어 메사(80)를 n형 피복층(62)의 표면 상에 마이크로셀렉티브 영역 성장에 의해 성장시킨다. 2개의 길어진 마스크 패턴들(84)에 의해 정의되는 길어진 윈도우(82) 내에 광 도파관 코어 메사를 성장시킨다. 도시된 바와 같이, 광 도파관 코어 메사는 사다리꼴 단면 모양을 가지고, y방향으로 길어진 형태이다. 마이크로셀렉티브 영역 성장을 사용하여 매립형 헤테로 구조체 레이저의 액티브 영역을 포함하는 광 도파관 코어 메사를 제조하는 것은 액티브 영역의 크기의 정확성을 향상시킨다. 또한, 마이크로셀렉티브 영역 성장을 사용함으로써, 액티브 영역을 통해 에칭할 필요없이 광 도파관 코어 메사를 형성시킨다. 그러나, 제2 마이크로셀렉티브 영역 성장 공정은 p형 피복층 물질을 가지는 광 도파관 코어 메사(80)를 덮는데 사용된다. 제2 마이크로셀렉티브 영역 성장 공정은 성장 챔버로부터 웨이퍼를 꺼내는 단계 및 마스크 패턴들(84)을 에칭하여 윈도우(82)의 폭을 증가시키는 단계를 포함한다. 도 2b는 도 2a에 도시된 마스크 패턴들(84)을 에칭한 결과 좁혀진 마스크 패턴들(86) 및 넓혀진 윈도우(88)를 나타낸다. 그 후, 웨이퍼를 성장 챔버에 다시 넣고, 도 2c에 도시된 바와 같이, 광 도파관 코어 메사(80) 상에 p형 피복 메사(90)를 성장시킨다. n형 피복층(64)의 표면 상에 좁혀진 마스크 패턴들(86)에 의해 정의되는 넓혀진 윈도우(88) 내에서 마이크로셀렉티브 영역 성장에 의해 피복 메사(90)를 성장시킨다. 피복 메사(90)는 사다리꼴 단면 모양을 가지고, 광 도파관 코어 메사(80)의 측벽들 및 상면을 덮는다. 따라서, 마이크로셀렉티브 영역 성장을 사용하여 매립형 헤테로 구조체 광전자 소자를 제조하는 것은 액티브 영역 자체를 통해 에칭할 필요성을 제거하지만, Kudo 등에 의한 논문에 기재된 바와 같이, 개재하는 에칭 공정을 포함하는 마이크로셀렉티브 영역 성장 공정을 사용하는 것은 상술한 문제점들을 완전히 해결하지 못한다. 성장 챔버로부터 웨이퍼를 꺼내어 마스크 패턴들을 에칭할 필요성은 광 도파관 코어 메사의 측벽들을 대기에 노출시킴으로써, 측벽들에 안정적인 산화층을 형성시키거나 또는 다른 손상을 줄 수 있다. 또한, 광 도파관 코어 메사의 측벽들을 마스크 패턴들을 에칭하는데 사용되는 에칭액에 노출시킨다. 이는, 특히, 양자 우물 구조가 알루미늄을 포함할 때, 광 도파관 코어 메사의 측벽들에 안정적인 산화층을 형성시키거나 또는 다른 손상을 줄 수 있다. Kudo 등에 의한 논문에 기재된 소자들은 InGaAsP의 양자 우물 층을 가진다. 또한, Kudo 등에 의한 논문에 기재된 공정에 의해 제조되는 광전자 소자들은, 피복 메사(90)의 상당한 영역이 n형 피복층(62)에 접하기 때문에, 피복 메사(90)는 높은 전극간 정전용량을 가진다. 최종적으로, 피복 메사(90)는 상대적으로 좁은 상면을 가져, p 접촉 전극을 형성하기 어렵다. 또한, 다수의 애플리케이션에서 스펙트럼 순도 및 단일 모드 출력 특성을 위해 분포 궤환형(DFB; distributed feedback) 레이저를 사용하는 것이 바람직하다. 그런데, DFB 레이저를 제조하는 것은 액티브 영역 근처에 회절 격자 구조가 형성되기 때문에 위험이 따른다. 통상, 격자는 반도체 소자의 액티브 영역을 포함하는 층들 상에 형성된다. 미국 특허출원 번호 제10/787,349호에 기재된 마이크로셀렉티브 영역 성장(μSAG) 기술을 사용하여 레이저 장치를 제조할 때, 회절 격자를 액티브 영역 아래에 형성시켜야 한다. 액티브 영역을 형성하는 층들을 회절 격자 위에 성장시키기 위해 격자의 표면을 평탄화시키는 어렵기 때문에, 회절 격자를 액티브 영역 아래에 형성시키는 것은 어렵다. 따라서, 상술한 매립형 헤테로 제조 공정의 문제점을 갖지 않고 DFB 레이저 또는 분포 궤환형을 사용하는 다른 장치를 제조하는데 사용될 수 있는 매립형 헤테로 구조체 가로방향 도파관 구조를 포함하는 광전자 소자들 및 광 도파관들을 제조하는 방법이 요구된다. 또한, 광 도파관 코어들이 알루미늄을 포함하는 광전자 소자들 및 매립형 헤테로 구조체 광 도파관들을 제조하는 방법이 요구된다. 최종적으로, 상술한 매립형 헤테로 구조체 가로방향 도파관 구조의 문제점들을 가지지 않는 매립형 헤테로 구조체 가로방향 도파관 구조를 포함하는 광전자 소자들 및 광 도파관들을 제조하는 방법이 요구된다.