반도체 메모리의 리던던시 퓨즈 회로 document_id A220623018993

본 발명은 반도체 메모리의 리던던시 퓨즈 회로에 관한 것으로, 보다 상세하게는 반도체 메모리의 워드라인(normal wordline) 페일(fail) 시 대체 워드라인(wordline)을 선택하여 불량을 해결하는 퓨즈(fuse) 회로의 전류 감소(current reduction)를 위한 반도체 메모리의 리던던시 퓨즈 회로에 관한 것이다. 이하, 일반적인 반도체 메모리의 리던던시 퓨즈 회로를 도 1 및 도 3을 참조하여 설명하면 다음과 같다. 도 1은 일반적인 반도체 메모리의 리던던시 퓨즈 회로를 나타내는 블록도이다. 일반적인 반도체 메모리의 리던던시 퓨즈 회로는 복수 개의 외부 어드레스 정보 신호(BXA)를 디코딩하여 복수 개의 로컬 로우 어드레스 신호(LAX)를 출력하는 어드레스 디코딩부(10); 및 뱅크 정보 신호(BACT) 및 상기 로컬 로우 어드레스 신호(LAX)에 응답하여 복수 개의 워드 라인 대체 신호(HITB)를 출력하는 워드라인 대체 신호 생성부(20)를 포함한다. 도 2는 도 1에 도시된 워드라인 대체 신호 생성부를 나타내는 상세 블록도이다. 상기 워드라인 대체 신호 생성부(20)는 상기 뱅크 정보 신호(BACT) 및 상기 로컬 로우 어드레스 신호(LAX)에 응답하여 각각 상기 워드 라인 대체 신호(HITB003c#M003e#)를 출력하는 복수 개의 퓨즈 셋(20-1 ~ 20-N)을 포함한다. 상기 N은 1이상의 자연수이고, 상기 M은 0부터 상기 N-1까지의 정수이다. 상기 외부 어드레스 정보 신호(BXA)는 반도체 메모리의 외부 어드레스(address)의 액티브(active) 및 프리차지(precharge) 정보를 포함하면서 래치되는 신호이다. 상기 뱅크 정보 신호(BACT)는 뱅크의 액티브(active) 및 프리차지(precharge) 정보를 나타내는 신호이다. 상기 로컬 로우 어드레스 신호(LAX)는 상기 퓨즈 셋(20-1 ~ 20-N)에 로컬 로우 어드레스 정보를 제공하는 신호이고, 워드라인 인에이블(wordline enable) 동작에 쓰이는 신호이다. 상기 워드 라인 대체 신호(HITB003c#M003e#)는 워드 라인(normal wordline)의 페일이 발생하지 않았을 때, 즉 노멀(normal) 동작일 경우 액티브(active) 시에는 로우 레벨에서 하이 레벨로 천이(transition)하고 프리차지(precharge) 시에는 하이 레벨에서 로우 레벨로 천이(transition)한다. 만약 상기 워드 라인(normal wordline)의 페일이 발생하였을 때, 즉 리던던시(redundancy) 동작일 경우 상기 워드 라인 대체 신호(HITB003c#M003e#)는 로우 레벨로 고정된다. 도 3은 도 2에 도시된 퓨즈 셋을 나타내는 회로도이다. 상기 퓨즈 셋(20-N)은 상기 뱅크 정보 신호(BACT)에 응답하여 제 1 노드(Node_A)에 상기 외부 전압(VDD)을 인가하는 제 1 피모스 트랜지스터(P1); 상기 제 1 노드(Node_A)의 전위를 반전 구동시키는 제 1 반전 수단(IV1); 상기 제 1 반전 수단(IV1)의 출력 신호에 응답하여 상기 외부 전압(VDD)을 상기 제 1 노드(Node_A)에 인가하는 제 2 피모스 트랜지스터(P2); 상기 워드라인 페일(wordline fail) 여부에 응답하여 컷팅(cutting)되는 복수 개의 퓨즈(F1); 드레인 단이 상기 퓨즈(F1)에 대응되어 연결되고 게이트 단에 상기 로컬 로우 어드레스 신호(LAX)를 입력받고 소스 단이 접지 전압(VSS)을 인가받는 복수 개의 엔모스 트랜지스터(N1); 및 상기 제 1 노드(Node_A)의 전위를 반전 구동시켜 상기 워드 라인 대체 신호(HITB003c#N-1003e#)를 출력하는 제 2 반전 수단(IV2);을 포함한다. 상기 퓨즈 셋(20-N)에 입력되는 상기 로컬 로우 어드레스 신호(LAX)는 상기 어드레스 디코딩부(10)에서 디코딩되는 상기 외부 어드레스 정보 신호(BXA)에 응답하여 소정의 그룹으로 입력된다. 도 3에 도시된 바와 같이, 상기 로컬 로우 어드레스 신호(LAX)는 6개의 그룹(LAX2003c#0:1003e#, LAX34003c#0:3003e#, LAX56003c#0:3003e#, LAX78003c#0:3003e#, LAX9A003c#0:3003e#, LAXBC003c#0:3003e#)으로 입력되며, 각 그룹 중에 하나의 신호는 하이 레벨로 입력된다. 상기 워드라인 페일(wordline fail)이 발생하지 않았을 때, 즉 노멀(normal) 동작일 경우 상기 퓨즈 셋(20-N)은 상기 뱅크 정보 신호(BACT)가 로우 레벨인 경우 상기 제 1 피모스 트랜지스터(P1)를 턴-온(turn-on) 시켜 상기 제 1 노드(Node_A)의 전위를 하이 레벨로 만들고 상기 제 2 피모스 트랜지스터(P2) 역시 턴-온(turn-on) 시켜 상기 제 1 노드(Node_A)에 상기 외부 전압(VDD)을 인가하고 상기 제 2 반전 수단(IV2)에서 로우 레벨의 상기 워드라인 대체 신호(HITB003c#N-1003e#)를 출력한다. 상기 뱅크 정보 신호(BACT)가 하이 레벨인 경우 상기 퓨즈 셋(20-N)은 상기 제 1 피모스 트랜지스터(P1)를 턴-오프(turn-off) 시키고 상기 로컬 로우 어드레스 신호(LAX)에 응답하여 상기 제 1 노드(Node_A)의 전압이 상기 접지 전압(VSS)에 인가 되도록하여 상기 제 1 노드(Node_A)를 로우 레벨로 만들고 상기 제 2 피모스 트랜지스터(P2)를 턴-오프(turn-off) 시켜 상기 제 2 반전 수단(IV2)에서 하이 레벨의 상기 워드라인 대체 신호(HITB003c#N-1003e#)를 출력한다. 상기 워드 라인(normal wordline)의 페일이 발생하였을 때, 즉 리던던시(redundancy) 동작일 경우 상기 퓨즈 셋(20-N)은 페일(fail) 난 워드 라인의 리페어(repair)를 위해 하이 레벨의 상기 로컬 로우 어드레스 신호(LAX)에 응답하여 턴-온(turn-on) 되는 상기 엔모스 트랜지스터(N1)에 연결된 상기 퓨즈(F1)를 커팅(cutting)하고, 상기 제 1 노드(Node_A)의 전위가 하이 레벨이 되어 상기 워드라인 대체 신호(HITB003c#N-1003e#)는 로우 레벨로 고정되어 출력된다. 상기 워드라인 대체 신호 생성부(20)에 구비되는 각각의 상기 퓨즈 셋(20-1 ~ 20-N)은 동일한 상기 로컬 로우 어드레스 신호(LAX)를 입력받고 상기 워드라인 페일(wordline fail)이 발생하지 않는 경우 액티브(active) 및 프리차지(precharge) 시에도 상기 그룹(LAX2003c#0:1003e#, LAX34003c#0:3003e#, LAX56003c#0:3003e#, LAX78003c#0:3003e#, LAX9A003c#0:3003e#, LAXBC003c#0:3003e#)의 하나의 신호는 활성화 된 상태를 유지함으로 상기 엔모스 트랜지스터(N1)에 의해 상기 제 1 노드(Node_A)의 전압이 상기 접지 전압(VSS)으로 인가됨으로써 종래의 반도체 메모리의 리던던시 퓨즈 회로에서 전류 소모가 발생하는 문제점이 있다.