문맥 (context)
본 발명은 핀 구조체의 제조방법에 관한 것으로 상세히는 반도체 메모리 소자 등에 사용되는 핀 트랜지스테의 제조방법에 관한 것이다.
핀 트랜지스터는 100nm 이하의 디자인 룰(design rule)에 적합하며, 특히 저전력, 고효율 및 고속도의 소자로서 연구되고 있다. 트랜지스터의 완전한 디플리션(full depletion)을 얻기 위해 20nm 이하의 극단적으로 좁은 선 폭의 활성영역이 요구된다. 따라서 이러한 조건에 부응하는 핀 트랜지스터를 얻기 위해서는 활성영역인 핀 구조체의 제조가 매우 중요하다.
종래에는 핀 구조체 형성시 상기와 같은 측벽 기술 외에 자외선 리소그래피, 전자빔 리소그래피 등에 의해 형성된다. 일본공개특허 64-021340호 및 64-077924는 소위 측벽기술(sidewall technique)에 의해 실리콘 기판 위에 다결정 Si 핀 구조체를 형성하는 기술에 개시되어 있다. 미국특허출원공고(United States Patent Application Publication)에는 측벽 결정성장에 의한 핀 트랜지스터의 제조방법을 개시한다. 이들 종래 방법의 공통적 단점은 선 폭이 좁을수록 핀 구조체의 균일성(uniformity)가 떨어지고 그리고 제조비용이 비싸다는 점이다.
지시문 (instruction)
주어진 원문을 읽고 필요한 정보를 파악하여, 원문에 근거해 질문에 답하라.
질문 (question)
핀 트랜지스터에서 트랜지스터의 완전한 디플리션(full depletion)을 얻기 위해 요구되는 활성영역의 조건은 무엇인가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation트랜지스터의 완전한 디플리션을 달성하기 위한 활성영역의 구체적인 물리적 조건을 찾는다.
-
2정보 추출
information_extraction본문에서 '완전한 디플리션'과 관련된 문장을 추출한다.
- 트랜지스터의 완전한 디플리션(full depletion)을 얻기 위해 20nm 이하의 극단적으로 좁은 선 폭의 활성영역이 요구된다.
-
3근거 선택
evidence_selection조건에 해당하는 핵심 수치와 특성을 선별한다.
- 20nm 이하의 극단적으로 좁은 선 폭의 활성영역
-
4논리 통합
logical_integration완전한 디플리션이라는 목적과 20nm 이하의 선 폭이라는 조건 사이의 인과 관계를 확인한다.
-
5결론 도출
conclusion_formulation질문에 대한 답변으로 20nm 이하의 극단적으로 좁은 선 폭이 필요함을 도출한다.
- 20nm 이하의 극단적으로 좁은 선 폭의 활성영역이 요구된다.
-
6답변 생성
answer_generation추출된 정보를 바탕으로 자연스러운 문장으로 답변을 작성한다.
- 20nm 이하의 극단적으로 좁은 선 폭의 활성영역
최종 답변 (final_answer)
트랜지스터의 완전한 디플리션을 얻기 위해서는 20nm 이하의 극단적으로 좁은 선 폭을 가진 활성영역이 요구된다.
핵심 해석 (core_interpretation)
핀 트랜지스터에서 완전한 디플리션을 얻기 위해 20nm 이하의 좁은 선 폭을 가진 활성영역이 요구된다.