액정 표시 장치 document_id A220623028856

본 발명은 액정 표시 장치에 관한 것으로, 특히 칩 온 필름(COF)을 이용한 액정 표시 장치에 관한 것이다. 액정 표시 장치는 전계를 이용하여 유전 이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정 표시 장치는 화소 매트릭스를 갖는 액정 패널과, 액정 패널을 구동하기 위한 드라이버를 구비한다. 도 1은 종래의 일반적인 액정표시장치의 일실시예 구성도이다. 액정 표시 장치는 도 1에 도시된 바와 같이 화소 매트릭스를 갖는 액정 패널(10)과, 액정 패널(10)의 게이트 라인들(GL1 내지 GLm)을 구동하기 위한 게이트 드라이버(12)와, 액정 패널(10)의 데이터 라인들(DL1 내지 DLn)을 구동하기 위한 데이터 드라이버(14)와, 게이트 드라이버(12)와 데이터 드라이버(14)의 구동 타이밍을 제어하기 위한 타이밍 컨트롤러(16)와, 상기 구성 요소들이 필요로 하는 구동 전압들(VDD, VGH, VGL 등)을 공급하는 전원부(18)를 포함하여 구성된다. 액정 패널(10)은 게이트 라인들(GL)과 데이터 라인들(DL)의 교차로 정의되는 영역마다 형성된 화소들로 구성된 화소 매트릭스를 구비한다. 화소들 각각은 화소 신호에 따라 광투과량을 조절하는 액정셀(Clc)과, 액정셀(Clc)을 구동하기 위한 박막 트랜지스터(TFT)들을 구비한다. 박막 트랜지스터(TFT)는 게이트 라인(GL)으로부터의 게이트-온 전압(VGH)이 공급되는 경우 턴-온되어 데이터 라인(DL)으로부터의 화소 신호를 액정셀(Clc)에 공급한다. 그리고, 박막 트랜지스터(TFT)는 게이트 라인(GL)으로부터 게이트-오프 전압(VGL)이 공급되는 경우 턴-오프되어 액정셀(Clc)에 충전된 화소 신호가 유지되게 한다. 액정셀(Clc)은 등가적으로 캐패시터로 표현되며, 액정을 사이에 두고 대면하는 공통 전극과 박막 트랜지스터(TFT)에 접속된 화소 전극으로 구성된다. 그리고, 액정셀(Clc)은 충전된 화소 신호가 다음 화소 신호가 충전될 때까지 안정적으로 유지되게 하기 위하여 스토리지 캐패시터(도시하지 않음)를 더 구비한다. 이러한 액정셀(Clc)은 박막 트랜지스터(TFT)를 통해 충전되는 화소 신호에 따라 유전 이방성을 가지는 액정의 배열 상태가 가변하여 광 투과율을 조절함으로써 계조를 구현하게 된다. 게이트 드라이버(12)는 타이밍 컨트롤러(16)로부터의 게이트 스타트 펄스(Gate Start Pulse; GSP)를 게이트 쉬프트 클럭(Gate Shift Clock; GSC)에 따라 쉬프트시켜 게이트 라인들(GL1 내지 GLm)에 순차적으로 전원부(18)로부터의 게이트-온 전압(VGH)을 갖는 스캔 펄스를 공급한다. 그리고, 게이트 드라이버(12)는 게이트 라인들(GL)에 게이트-온 전압(VGH)의 스캔 펄스가 공급되지 않는 나머지 기간에서는 전원부(18)로부터의 게이트-오프 전압(VGL)을 공급하게 된다. 또한, 게이트 드라이버(12)는 상기 스캔 펄스의 펄스 폭을 타이밍 컨트롤러(16)로부터의 게이트 출력 이네이블(Gate Output Enable; GOE) 신호에 따라 제어하게 된다. 데이터 드라이버(14)는 타이밍 컨트롤러(16)로부터의 소스 스타트 펄스(Source Start Pulse; SSP)를 소스 쉬프트 클럭(Source Shift Clock; SSC)에 따라 쉬프트시켜 샘플링 신호를 발생한다. 그리고, 데이터 드라이버(14)는 상기 SSC에 따라 입력되는 화소 데이터(RGB)를 상기 샘플링 신호에 따라 래치한 후 소스 출력 이네이블(Source Output Enable; SOE) 신호에 응답하여 라인단위로 공급한다. 이어서, 데이터 드라이버(14)는 라인단위로 공급되는 화소 데이터(RGB)에 따라 감마 전압부(도시하지 않음)로부터의 감마 전압을 아날로그 화소 신호로 변환하여 데이터 라인들(DL)에 공급한다. 여기서, 데이터 드라이버(14)는 상기 화소 데이터를 화소 신호로 변환할 때 타이밍 컨트롤러(18)로부터의 극성 제어(POL) 신호에 응답하여 그 화소 신호의 극성을 결정하게 된다. 그리고, 데이터 드라이버(14)는 상기 소스 출력 이네이블(SOE) 신호에 응답하여 상기 화소 신호가 데이터 라인들(DL)에 공급되는 기간을 결정한다. 타이밍 컨트롤러(16)는 게이트 드라이버(12)를 제어하는 GSP, GSC, GOE 신호 등을 발생하고, 데이터 드라이버(14)를 제어하는 SSP, SSC, SOE, POL 신호 등을 발생한다. 이 경우, 타이밍 컨트롤러(16)는 외부로부터 입력되는 유효 데이터 구간을 알리는 데이터 이네이블(Data Enable; DE) 신호, 수평 동기 신호(Hsync), 수직 동기 신호(Vsync), 화소 데이터(RGB)의 전송 타이밍을 결정하는 도트 클럭(Dot Clock; DCLK)을 이용하여 상기 GSP, GSC, GOE, SSP, SSC, SOE, POL 등과 같은 제어신호들을 생성하게 된다. 전원부(18)는 입력 구동 전압(VCC)을 이용하여 IC 디지털 구동 전압, IC 아날로그 구동 전압(VDD), 게이트-온 전압(VGH), 게이트-오프 전압(VGL) 등을 발생한다. 그리고, 전원부(18)는 IC 디지털 구동 전압을 타이밍 컨트롤러(16) 및 데이터 드라이버(14)로, IC 아날로그 구동 전압(VDD)을 데이터 드라이버(14)로, 게이트-온 전압(VGH)과 게이트-오프 전압(VGL)을 게이트 드라이버(12)로 공급한다. 또한, 전원부(18)는 액정 패널(10)의 액정셀 구동시 기준이 되는 공통 전압(도시하지 않음)을 발생하여 공통 전극에 공급한다. 이러한 액정 표시 장치에서 게이트 드라이버(12) 및 데이터 드라이버(14)는 다수의 집적 회로(이하, IC)로 집적화된다. 집적화된 게이트 드라이브 IC(이하, D-IC)와 데이터 D-IC는 테이프 캐리어 패키지(Tape Carrier Package; 이하, TCP) 또는 칩 온 필름(Chip On Film ; 이하, COF)에 실장되어 탭(TAB : Tape Automatic Bonding) 방식으로 액정 패널(10)에 부착되거나, 칩 온 글래스(Chip On Glass; 이하, COG) 타입으로 액정 패널(10) 상에 실장된다. 도 2는 종래의 일반적인 칩 온 글래스(COG) 타입 액정표시장치의 일실시예 평면도이다. 종래의 일반적인 액정표시장치는 도 2에 도시된 바와 같이, 하판(20) 및 상판(22)으로 구성된 액정패널(10)과, 하판(20)의 COG 영역에 실장된 COG형의 게이트 D-IC(24) 및 데이터 D-IC(26)와, 타이밍 컨트롤러(16)와 각종 회로 소자가 형성되어져 있는 인쇄회로기판(40)과, 인쇄회로기판의 상기 타이밍 컨트롤러(16)와 하판(20)에 접속된 가요성 인쇄 회로(Flexable Printed Circuit; 이하, FPC) 필름(28)을 구비한다. 박막 트랜지스터가 형성된 하판(20)과, 칼라 필터가 형성된 상판(22)은 액정을 사이에 두고 접합된다. 게이트 D-IC(24) 및 데이터 D-IC(26)는 상판(22)과 중첩되지 않는 하판(20)의 주변 영역, 즉 COG 영역(30)에 COG 방식으로 실장된다. 상기 타이밍 컨트롤러(16)와 접속된 FPC 필름(28)은 하판(20) 중 데이터 D-IC(26)가 실장되는 COG 영역(30)의 중앙부에 접속된다. 이에 따라, 데이터 D-IC(26)는 FPC 필름(28)에 종속적으로 접속된다. 이에 따라, FPC 필름(28)을 통해 공급되는 다수의 제어 신호 및 비디오 데이터 신호는 데이터 D-IC(26)와, 데이터 D-IC(26) 사이의 하판(20)에 라인 온 글래스(Line On Glass; 이하, LOG) 타입으로 형성된 LOG형 신호 라인들을 경유하여 다른 데이터 D-IC로 전송된다. 또한, FPC 필름(28)으로부터 게이트 D-IC(24)로 공급되어야할 신호들도 LOG형 신호 라인들을 통해 전송된다. 한편, 도 2에 도시된 바와 같은 COG 타입 액정 표시 장치는, 하판(20)에 본딩(Bonding) 되어 있는 게이트 D-IC(24) 및 데이터 D-IC(26)에 전원 및 신호를 공급하기 위해 반드시 FPC 필름(28)을 거쳐야 하는바, 아래와 같은 문제점이 발생될 수 있다. 즉, 상기와 같은 종래의 COG 타입의 액정 표시 장치는, LOG 저항, 칩 내부의 배선 저항 및 칩 본딩(Bonding) 저항이 증가되며, 이로인해, 출력 편차가 증가되고 화상 불량이 발생된다는 문제점이 있다. 특히, 데이터 D-IC(26)가 LOG형 신호 라인을 경유하여 FPC 필름(28)에 종속적으로 접속된 경우, 데이터 D-IC(26)는 LOG형 신호 라인의 높은 저항 성분(수백Ω~수㏀)에 의해 외부 정전기에 더욱 취약하게 된다는 문제점이 있다. 또한, 상기 COG 타입의 액정표시장치는, FPC 필름(28)과 칩 본딩(Chip Bonding)을 따로 하고, 외부 제어(Control board) 보드인 인쇄회로기판(PCB)(40)에 별도의 타이밍 컨트롤러(16)를 설계해야 한다는 문제점이 있다. 즉, 종래의 액정표시장치는 COG 본딩 공정 및 FPC 공정의 이원화에 따른 공정수 및 자재비용이 증가되고, 고가의 FPC 필름 적용에 따른 재료비가 증가되며, 인쇄회로기판(40) 상에 타이밍 컨트롤러(16)를 별도 설계함에 따른 재료비 상승 및 EMI 특성이 저하된다는 문제점이 있다.