저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 신호송수신 장치 및 방법 document_id A220623028928

본 발명은 통신 시스템에서 신호 송수신 장치 및 방법에 관한 것으로서, 특히 저밀도 패리티 검사 (LDPC: Low Density Parity Check, 이하 'LDPC'라 칭하기로 한다) 부호를 사용하는 통신 시스템에서 신호 송수신 장치 및 방법에 관한 것이다. 일반적으로, 차세대 통신 시스템은 이동 단말기 (MS: Mobile Station, 이하 'MS'라 칭하기로 한다)들에게 고속의 대용량 데이터 송수신이 가능한 서비스를 제공하기 위한 이동 통신 시스템 형태로 발전해나가고 있다. 또한, 차세대 통신 시스템에서는 터보 부호(turbo code)와 함께 고속 데이터 송신 시에 그 성능 이득이 우수한 것으로 알려져 있으며, 송신 채널에서 발생하는 잡음에 의한 에러를 효과적으로 정정하여 데이터 송신의 신뢰도를 높일 수 있는 장점을 가지는 LDPC 부호를 사용하는 것을 적극적으로 고려하고 있다. 그러면 여기서 도 1을 참조하여 LDPC 부호를 사용하는 일반적인 통신 시스템의 신호 송신 장치 구조에 대해서 설명하기로 한다. 도 1은 LDPC 부호를 사용하는 일반적인 통신 시스템에서 신호 송신 장치의 구조를 도시한 도면이다. 도 1을 참조하면, 신호 송신 장치는 부호화기(encoder)(111)와, 변조기(modulator)(113)와, 송신기(115)를 포함한다. 상기 신호 송신 장치에서 송신하고자 하는 정보 데이터, 즉 정보 벡터(information vector)가 발생하면, 상기 정보 벡터는 상기 부호화기(111)로 전달된다. 상기 부호화기(111)는 상기 정보 벡터를 미리 설정되어 있는 부호화 방식으로 부호화하여 부호어 벡터(codeword vector), 즉 LDPC 부호어로 생성한 후 상기 변조기(113)로 출력한다. 여기서, 상기 부호화 방식은 LDPC 부호화 방식이 되는 것이다. 상기 변조기(113)는 상기 부호어 벡터를 미리 설정되어 있는 변조 방식으로 변조하여 변조 벡터로 생성하여 상기 송신기(115)로 출력한다. 상기 송신기(115)는 상기 변조기(113)에서 출력한 변조 벡터를 입력하여 송신 신호 처리한 후 안테나를 통해 신호 수신 장치로 송신한다. 다음으로 도 2를 참조하여 LDPC 부호를 사용하는 일반적인 통신 시스템의 신호 수신 장치 구조에 대해서 설명하기로 한다. 도 2는 LDPC 부호를 사용하는 일반적인 통신 시스템에서 신호 수신 장치의 구조를 도시한 도면이다. 도 2를 참조하면, 신호 수신 장치는 수신기(211)와, 복조기(de-modulator)(213)와, 복호기(decoder)(215)를 포함한다. 신호 송신 장치에서 송신한 신호는 상기 신호 수신 장치의 안테나를 통해 수신되고, 상기 안테나를 통해 수신된 신호는 상기 수신기(211)로 전달된다. 상기 수신기(211)는 상기 수신 신호를 수신 신호 처리한 후 그 수신 신호 처리된 수신 벡터를 상기 복조기(213)로 출력한다. 상기 복조기(213)는 상기 수신기(211)에서 출력한 수신 벡터를 입력하여 상기 신호 송신 장치의 변조기, 즉 변조기(113)에서 적용한 변조 방식에 상응하는 복조 방식으로 복조한 후 그 복조한 복조 벡터를 상기 복호기(215)로 출력한다. 상기 복호기(215)는 상기 복조기(213)에서 출력한 복조 벡터를 입력하여 상기 신호 송신 장치의 부호화기, 즉 부호화기(111)에서 적용한 부호화 방식에 상응하는 복호 방식으로 복호한 후 그 복호한 신호를 최종적으로 복원된 정보 벡터로 출력한다. 한편, 상기 LDPC 부호는 샤논 (Shannon)의 채널 부호화 이론(channel coding theorem)에서 제시하는 채널 용량 한계에 거의 근접하는 성능을 가진다. 따라서, 성능이 우수한 LDPC 부호를 생성하기 위한 다양한 방식들에 대한 연구가 활발하게 진행되고 있으며, 그 대표적인 예로는 PEG(Progressive-Edge-Growth) 알고리즘과, ACE (Approximate Cycle Extrinsic) 알고리즘과, IPEG (Improved PEG) 알고리즘 등이 있다. 여기서, 상기 PEG 알고리즘과, ACE 알고리즘 및 IPEG 알고리즘은 LDPC 부호의 웨이트(weight) 분포가 미리 결정되었을 때 LDPC 부호를 설계하는 알고리즘이다. 상기 웨이트는 상기 LDPC 부호의 패리티 검사 행렬(parity check matrix)에서 0이 아닌(non-zero) 엘리먼트들의 개수를 나타낸다. 또한, 상기 ACE 알고리즘은 EMD(extrinsic message degree)를 가능한 크게 생성하는 알고리즘이며, 상기 IPEG 알고리즘은 상기 PEG 알고리즘과 ACE 알고리즘을 결합한 알고리즘이다. 상기 PEG 알고리즘과, ACE 알고리즘 및 IPEG 알고리즘 각각에 대해서 설명하면 다음과 같다. 첫 번째로, 상기 PEG 알고리즘은 이분(bipartite) 그래프 상에서 어떤 변수 노드(variable node), 즉 비트 노드(bit node)와 검사 노드(check node)를 연결하였을 때 사이클(cycle)을 최대화시킬 수 있는지를 결정하는 알고리즘이다. 두 번째로, 상기 ACE 알고리즘은 길이가 짧은 사이클이 생성되었을 때, 그 사이클에 대한 ACE를 계산하여 미리 설정된 ACE 이상이 되도록 bipartite 그래프를 생성하는 알고리즘이다. 세 번째로, IPEG 알고리즘은 상기 ACE 알고리즘에서 사용되는 ACE의 개념을 상기 PEG 알고리즘에 도입하여 다수 개의 후보 검사 노드들 중에서 최소 ACE가 최대인 검사 노드를 선택하여 LDPC 부호를 설계하는 알고리즘이다. 한편, LDPC 부호의 bipartite 그래프상에서 사이클이 길게 생성될수록 상기 bipartite 그래프상에 비교적 짧은 길이, 일 예로 길이 4의 사이클이 많이 존재할 때 발생하는 error floor 등의 성능 열화가 발생하지 않는다. 여기서, 길이가 짧은 사이클이 많다는 것은 작은 웨이트를 가지는 비트 노드가 많다는 것을 나타낸다. 따라서, bipartite 그래프상에서 길이가 짧은 사이클이 생성되지 않도록 패리티 검사 행렬을 생성하는 것이 중요한 요인으로 작용하게 된다. 그런데, 상기에서 설명한 바와 같이 상기 ACE알고리즘과 IPEG 알고리즘의 경우, bipartite 그래프상의 사이클의 EMD를 계산할 때 정확한 EMD가 아닌 대략적인 EMD인 ACE를 사용한다. 따라서 결정된 웨이트 분포를 사용하여 bipartite 그래프를 생성할 경우, error floor 현상을 발생시키는 원인이 되는 비교적 작은 웨이트를 가지는 비트 노드 생성에 있어서 더 좋은 성능을 가지도록 bipartite 그래프를 생성할 수 있음에도 불구하고 상기 ACE 사용으로 인해 그 성능이 저하된 bipartite 그래프를 생성하도록 하는 경우가 발생하게 되어 결과적으로 상기 LDPC 부호 자체의 성능을 저하시킬 수 있다.