공유 드레인 전류 패스를 갖는 평형 증폭기 document_id A220623029288

본 발명은 평형 증폭기(Balanced Amplifier)에 관한 것으로, 특히, 상기 평형 증폭기의 효율을 개선하기 위한 장치에 관한 것이다. 최근, 전력 증폭기의 동향은 선형화 기술의 발전과 더불어 증폭 효율 개선에 초점이 맞춰지고 있으며, 이에 따라 상기 전력 증폭기의 효율 개선을 위한 다양한 방법들이 제안되어 있다. 일반적으로, 진폭 변조된 RF(Radio Frequency) 신호를 증폭하는 전력 증폭기는 클래스 AB 급으로 동작하며, 트랜지스터의 비선형 특성으로 인하여 왜곡 성분이 생겨난다. 상기 왜곡성분은 입력 신호에 대한 이득 저하를 유발할 뿐만 아니라, 상호 변조(Inter-Modulation)를 발생시켜 입력 주파수 외의 인접 주파수 성분을 생성하여 인접 채널에 악영향을 끼친다. 따라서, 상기 전력 증폭기의 선형성은 증폭기에 있어서 매우 중요한 특성의 하나로 엄격히 제한된다. 상기 증폭기의 선형성을 증가시키기 위하여 입력 신호의 최대 전력을 백 오프(Back-Off)하는 방식이 사용된다. 이때, 다중 반송파(Multi Carrier) 신호의 경우 포락선(Envelop)이 시간에 따라 변화하여 피크 전력 대 평균 전력 비(PAPR : Peak to Average Power Ratio)는 약 7∼10 dB 정도이다. 따라서, 상기 다중 반송파 신호의 경우, 증폭기는 최대 출력보다 약 7∼10 dB 정도 낮은 출력 레벨에서 동작되어 진다. 즉, 상기 선형성의 문제와 신호 특성으로 인해 상기 전력 증폭기는 최대 출력 전력보다 낮은 출력 전력에서 동작된다. 이로 인해, 상기 증폭기의 효율은 최대 전력에서는 높은 효율을 보이지만, 출력 전력이 낮아지면 효율이 상당히 저하된다. 상기 전력 증폭기의 효율을 개선하기 위하여 Doherty 증폭기, EER(Envelop Elimination and Restoration), 클래스 D, 클래스 E, 클래스 F 등의 방법이 제안되었다. 하지만, 효율 개선은 선형성의 열화를 야기하게 되므로, 상기 효율과 선형성의 절충이 요구된다. 따라서, 일반적으로 클래스 AB 급의 전력 증폭기 두 개를 병렬 연결한 평형 구조나 푸시풀(Push-Pull) 구조의 전력 증폭기가 사용되고 있다. 도 1은 종래 기술에 따른 평형 증폭 장치의 회로 구성을 도시하고 있다. 상기 도 1에 도시된 바와 같이, 상기 평형 증폭기는 3dB 분배기(110), 3dB 결합기(120), 제 1 증폭기(130) 및 제 2 증폭기(140)를 포함하여 구성된다. 여기서, 상기 제 1 증폭기(130) 및 제 2 증폭기(140)는 동일한 구조로 구성되어 있다. 상기 3dB 분배기(110)는 입력되는 신호의 전력을 절반으로 나누어 상기 제 1 증폭기(130) 및 제 2 증폭기(140)로 출력한다. 상기 제 1 증폭기(130) 및 제 2 증폭기(140)는 상기 3dB 분배기(110)로부터 입력되는 신호를 증폭하여 출력한다. 상기 3dB 결합기(120)는 상기 제 1 증폭기(130) 및 제 2 증폭기(140)로부터 각각 입력되는 신호를 결합하여 최종 출력 전력을 두 배(3dB)로 증가시킨다. 상기 제 1 증폭기(130)의 구성을 살펴보면, 상기 제 1 증폭기(130)는 입력 정합기(131), 바이어스 조절기(133), FET(Field Effective Transistor)(135), RFC(Radio Frequency Coil)(137) 및 출력 정합기(139)를 포함하여 구성된다. 상기 입력 정합기(131)는 입력단에서 리턴 로스(Return Loss)를 줄이기 위한 정합 회로이다. 상기 바이어스 조절기(133)는 상기 FET(135)의 동작점 드레인(Drain) 전류(Idq)을 조절하기 위한 게이트(Gate) 바이어스를 제공한다. 상기 FET(135)는 제공되는 전력 신호를 증폭한다. 상기 RFC(137)는 드레인 전류 패스로 RF 대역 신호가 유입되지 않도록 고주파 신호를 차단한다. 상기 출력 정합기(139)는 상기 FET(135)의 선형성 및 전력 특성을 개선하기 위한 정합 회로이다. 상기 제 2 증폭기(140)는 상기 제 1 증폭기(130)와 동일한 구조로 구성되어 있으므로 구체적인 설명은 생략한다. 상술한 평형 증폭기와 같이 다수의 전력 증폭기를 병렬로 사용함으로써 출력 전력을 높일 수 있다. 하지만, 상기 도 1에서 도시되어 있듯이 각 개별 증폭기마다 각각의 드레인 전류(Idq)를 제공해 주어야 한다. 따라서, 병렬로 사용되는 개별 증폭기의 수가 증가함에 따라 전체 소모 드레인 전류의 양이 증가하는 문제점이 있다.