액정표시장치 제조방법 document_id A220623029478

본 발명은 액정표시장치에 관한 것으로서, 더 상세하게는 액정표시장치의 제조 공정 중 발생한 불량을 리페어하는 방법과 상기 방법으로 리페어된 액정표시장치 제조방법에 관한 것이다. 근래, 핸드폰(Mobile Phone), PDA, 노트북컴퓨터와 같은 각종 휴대용 전자기기가 발전함에 따라 이에 적용할 수 있는 경박단소용의 평판표시장비(Flat Panel Display Device)에 대한 요구가 점차 증대되고 있다. 이에, 액정표시장치(LCD, Liquid Crystal Display), PDP(Plasma Display Panel), OLED(Organic Light Emitting Diode) 등이 활발히 연구되고 있다. 이와 같은 표시장치 중에서 액정표시장치는 경량화, 박형화, 높은 화상 재현 특성 등을 만족시킴으로써 현재 평판표시소자의 하나로 각광받고 있다. 액정표시장치는 서로 대향하는 박막트랜지스터 기판과 컬러필터 기판 및 상기 두 기판 사이에 형성된 액정층으로 구성된다. 액정은 광학적 이방성을 가진 물질로, 인가되는 전압에 따라 다른 배열상태를 보인다. 액정표시장치는 액정의 광학적 특성을 이용하여 상기 두 기판 사이의 단위 화소마다 형성된 전극 사이에 전압을 인가하여, 액정의 배열상태를 제어함으로써 빛의 투과율을 조절하여 화상을 형성한다. 도 1과 도 2는 종래 기술에 따른 액정표시장치(1)에 이물이 있는 경우의 단위화소를 개략적으로 도시한 것으로, 도 1은 평면도이며, 도 2는 도 1의 II-II'에 따른 단면도이다. 액정표시장치(1)는 복수 개의 화소가 매트릭스(matrix) 형태로 이루어져 있으나 설명의 편의를 위해 단지 한 화소만을 표시한다. 도면을 참조하면, 액정표시장치(1)는 서로 대향하는 박막트랜지스터 기판과 컬러필터 기판 및 두 기판 사이에 형성된 액정층(30)을 포함하여 구성된다. 컬러필터 기판은 빨간색(R), 녹색(G), 파란색(B)으로 구성된 컬러필터(23)와 컬러필터(23)의 경계에 형성된 블랙매트릭스(25) 및 후술할 화소전극(8)과의 사이에 전계를 형성하여 액정을 배향하기 위한 공통전극(21)을 포함한다. 박막트랜지스터 기판은, 투명한 기판(10) 상에 게이트라인(2) 및 데이터라인(4)이 종횡으로 배열되어 화소를 정의한다. 실제의 액정표시장치(1)에서는 복수의 게이트라인(2)과 복수의 데이터라인(4)이 교차하여 매트릭스(matrix) 형태로 존재하지만, 도면에는 설명을 간단하게 하기 위해 단지 한 화소만을 나타내었다. 박막트랜지스터 기판은 투명한 물질로 만들어진 기판(10), 상기 기판(10) 상에 형성된 게이트전극(6), 게이트전극(6)을 덮고 있는 게이트절연막(14), 상기 게이트전극(6) 상의 소정의 영역에 형성된 반도체층(12), 반도체층(12) 상에 형성된 오믹콘택층(13), 오믹콘택층(13) 상에 게이트전극(6)을 중심으로 이격되어 형성된 소스전극(5) 및 드레인전극(7), 소스전극(5) 및 드레인전극(6) 상에 형성된 보호층(16), 및 상기 보호층(16) 상에 형성되며 콘택홀(18)을 통해 접속되는 화소전극(8)을 포함한다. 이때, 상기 게이트전극(6)과 소스전극(5)은 각각 게이트라인(2)과 데이터라인(4)에 접속되며, 드레인전극(7)은 화소전극(8)과 접속된다. 상기, 박막트랜지스터 기판을 제조하기 위해서는 증착공정(deposition), 포토리소그래피공정(photolithography), 및 식각공정(etching)을 반복하는데, 이러한 박막트랜지스터 기판 제조 공정은 수백 Å 부터 수백 ㎛까지 매우 미세한 단위로 수행되는 공정이기 때문에 작은 이물에 의해서도 화소의 불량이 발생한다. 이물에 의해 화소의 불량이 발생한 경우의 예를 들면 이물이 발생한 장소에 따라 다양할 것이나 게이트라인(2) 근처에 이물(11)이 있는 경우나 화소전극(6)과 인접한 화소전극(8') 사이에 이물(11')이 있는 경우 화소전극(8)과 게이트라인(2) 및 화소전극(8)과 인접한 화소전극(8') 사이에 통전이 일어나는 불량이 발생한다. 이하, 게이트라인(2) 근처에 이물(11)이 형성된 경우를 한 예로 들어 이물에 따른 불량 문제를 살펴본다. 도 2를 참조하면, 화소영역과 게이트라인(2) 근처에 이물(11)이 있으면, 게이트절연막(14)과 보호층(16)이 이물(11)의 상부에 주로 증착되며, 이물(11)의 모양이나 크기에 따라 이물(11)의 하부에는 증착되지 않아 게이트라인(2)이 노출된 오목부가 형성된다. 그 다음 이물(11)이 있는 상태에서 ITO를 기판에 전면증착하게 되면, 이물(11)의 상부뿐 아니라 노출된 게이트라인(2) 상에도 일부 ITO가 증착된다. 또한, 도시하지는 않았으나 이물(11)이 공정 중의 세정단계에서 제거된 후 ITO를 기판에 증착하게 되면, 오목부의 노출된 게이트라인(2) 상에 ITO가 증착된다. 상기 증착된 ITO층은 화소전극(8)으로 형성하기 위해 이후 건식식각(dry etching) 등으로 패터닝하는 단계를 거치지만, 오목부에 형성된 ITO는 충분히 식각되지 않는다. 결국, 노출된 게이트라인(2) 상에 ITO가 접촉되므로 게이트라인(2)과 화소전극(8)이 통전되는 불량이 생기며, 이물(11)이 그대로 기판 상에 존재하는 경우에는 이물(11)과 이물 주위에 생긴 오목부가, 이물(11)이 기판 상에 존재했다가 세정 등에 의해 제거된 경우에는 이물이 있었던 곳에 생긴 오목부가 모두 불량영역(F)이 된다. 상기한 바와 같은 이물이 게이트라인(2) 근처에 있는 경우뿐만 아니라, 도 1에 나타낸 바와 같이, 이물(11')이 화소전극(8)과 그 화소전극(8)에 인접한 다른 화소전극(8')의 사이에 있는 경우에는 같은 이유로 두 화소전극(8, 8')이 통전되는 불량이 생길 수 있다. 이러한 불량이 생기는 경우, 특히 통전불량의 경우에는 기판 전체를 식각하여 초기의 기판 상태로 만드는 재작업(rework)을 거쳐 다시 박막트랜지스터 제조공정을 다시 진행하여야 한다. 재작업은 화소전극과 보호층 및 게이트절연막 등을 차례로 식각하는 과정을 거친다. 따라서, 불량 박막트랜지스터 기판을 다시 초기 상태의 기판으로 만드는 데 비용과 시간이 투입되는 문제점이 있다.