액정표시소자 제조방법 document_id A220623029691

본 발명은 액정표시소자 제조방법에 관한 것으로, 보다 상세하게는 액정표시소자의 구동회로부와 화소부의 각 트랜지스터에 다른 전압을 인가하기 위해 두께가 서로 다른 게이트절연막을 구비한 박막트랜지스터를 동시에 형성할 수 있는 액정표시소자 제조방법에 관한 것이다. 최근의 정보화 사회에서 디스플레이는 시각정보 전달매체로서 그 중요성이 한층 강조되고 있다. 디스플레이가 향후 주요한 위치를 점하기 위해서는 저소비 전력화, 박형화, 경량화, 고화질화 등의 요건을 충족시켜야 한다. 현재 평판 디스플레이(Flat Panel Display; FPD)의 주력 제품인 액정표시장치(Liquid Crystal Display; LCD)는 디스플레이의 이러한 조건들을 만족시킬 수 있는 성능뿐만 아니라 양산성까지 갖추었기 때문에, 이를 이용한 각종 신제품 창출이 급속도로 이루어지고 있으며 기존의 브라운관(Cathode Ray Tube; CRT)을 점진적으로 대체할 수 있는 핵심부품산업으로서 성장하고 있다. 일반적으로, 액정표시장치는 매트릭스 형태로 배열된 액정셀들에 화상정보에 따른 데이터신호를 개별적으로 공급하여, 상기 액정셀들의 광투과율을 조절하므로써 원하는 화상을 표시할 수 있도록 한 표시장치이다. 상기 액정표시장치에 주로 사용되는 매트릭스(Active Matrix; AM) 방식은 비정질 실리콘 박막트랜지스터를 스위칭소자로 사용하여 화소부의 액정을 구동하는 방식이다. 그러나, 상기 비정질실리콘 박막트랜지스터의 전기적 이동도로는 1 MHz 이상의 고속동작을 요구하는 주변회로에 이용하는데는 한계가 있다. 따라서, 전계효과 이동도(field effect mobility)가 상기 비정질실리콘 박막트랜지스터에 비해 큰 다결정실리콘(polycrystalline silicon; poly-Si) 박막트랜지스터를 이용하여 유리기판상에 화소부와 구동회로부를 동시에 집적하는 기술이 이용되고 있다. 상기 다결정실리콘의 이동도 증가는 구동 화소수를 결정하는 구동회로부의 동작 주파수를 향상시킬 수 있으며, 이로 인한 표시장치의 고정세화가 용이해진다. 또한, 화소부의 신호전압의 충전시간의 감소로 인해 전달신호의 왜곡이 줄어들어 화질 향상을 기대할 수 있다. 그리고, 상기 다결정실리콘 박막트랜지스터는 높은 구동전압(약 25 V)을 갖는 비정질실리콘 박막트랜지스터에 비해 약 10 V 미만의 전압에서도 구동이 가능하므로 전력 소모를 감소시킬 수 있다. 이러한 관점에서, 다결정실리콘 박막트랜지스터를 이용한 종래기술에 따른 액정표시소자 구조에 대해 설명하면 다음과 같다. 도면에 도시하지 않았지만, 종래기술에 따른 액정표시소자는 크게 어레이기판과 컬러필터기판 및 상기 어레이기판과 컬러필터기판사이에 형성된 액정층으로 이루어져 있다. 상기 어레이기판에는 단위 화소들이 매트릭스 형태로 배열된 화상표시영역인 화소부와, 상기 화소부의 외곽에 위치한 게이트구동회로부와 데이터구동회로부로 구성된 구동회로부가 마련되어 있다. 여기서, 상기 어레이기판의 화소부는 상기 어레이기판위에 종횡으로 배열되어 복수개의 화소영역을 정의하는 복수개의 게이트라인과 데이터라인, 상기 게이트라인과 데이터라인의 교차영역에 형성된 스위칭소자인 박막트랜지스터 및 상기 화소영역에 형성된 화소전극으로 구성된다. 상기 박막트랜지스터는 화소전극에 신호전압을 인가하고 차단하는 스위칭소자로서 전계에 의하여 전류의 흐름을 조절하는 일종의 전계효과 트랜지스터(Field Effect Transistor; FET)이다. 상기 어레이기판의 구동회로부를 구성하는 게이트구동회로부와 데이터구동회로부는 입력되는 신호를 적절하게 출력시키기 위하여 인버터 (inverter)인 CMOS (Complementary Metal Oxide Semiconductor) 구조의 박막트랜지스터를 사용한다. 상기 컬러필터기판에는 컬러를 구현하는 컬러필터(미도시)와 상기 어레이기판에 형성된 화소전극의 대향전극인 공통전극(미도시)이 형성되어 있다. 상기한 바와같이, 액정표시소자를 구성하는 화소부와 구동회로부에는 다수의 박막트랜지스터가 구비되어 있다. 그런데, 액정표시소자상에 다양한 회로를 집적화하기 위해서는 문턱전압 (Vth) 특성 및 파괴전압(breakdown voltage) 특성 등이 상이한 박막트랜지스터가 형성될 필요성이 있다. 이러한 관점에서, 서로 다른 두께의 게이트절연막을 가진 박막트랜지스터를 구비한 종래기술에 따른 액정표시소자 제조방법에 대해 도 1a 내지 도 1i를 참조하여 설명하면 다음과 같다. 도 1a 내지 1i는 종래기술에 따른 액정표시소자의 박막트랜지스터의 제조공정을 순차적으로 나타내는 공정단면도이다. 도 1a를 참조하면, 제1영역과 제2영역으로 구분된 투명한 어레이기판(11)상에 비정질실리콘층(a-SiH)(13)을 일정두께만큼 증착한다. 이때, 상기 어레이기판 (11)의 제1영역(I)은 화소부이고, 상기 제2영역(II)은 구동회로부를 나타낸다. 그다음, 상기 비정질실리콘층(13)을 레이저 아닐링 등의 결정화방법에 의해결정화하여 다결정실리콘층(13)을 형성한다. 이어서, 도 1b를 참조하면, 제1 마스크공정에 의해 상기 다결정실리콘층(13)을 선택적으로 패터닝하여 제1영역(I)과 제2영역(II)에 제1, 2 액티브패턴(13a) (13b)을 각각 형성한다. 그다음, 상기 제1, 2 액티브패턴(13a)(13b)을 포함한 어레이기판(11) 전체에 SiO2 등의 무기절연물질을 이용하여 게이트절연막(15)을 증착한다. 이때, 상기 제1영역과 제2영역에 위치하는 게이트절연막(15) 두께는 동일하다. 이어서, 도 1c를 참조하면, 제2마스크공정을 실시하기 위해, 상기 게이트절연막(15)상에 감광물질(미도시)을 도포하고, 포토리소그라피 공정기술을 이용한 노광 및 현상공정을 통해 상기 감광물질층을 선택적으로 패터닝하여 상기 제1영역상에 위치하는 게이트절연막(15)상에 제1 감광막패턴(17)을 형성한다. 그다음, 상기 제1 감광막패턴(17)을 블로킹막(blocking layer)으로 하여 상기 제2영역의 게이트절연막(15)부분을 희석된 HF 에천트를 이용한 습식각공정을 통해 선택적으로 식각한다. 이때, 상기 제1영역에 위치하는 게이트절연막(15)부분은 제1게이트절연막 (13a)으로 사용되고, 상기 선택적으로 식각된 제2영역에 위치하는 게이트절연막은 제2게이트절연막(13b)으로 사용된다. 또한, 상기 선택적으로 식각된 제2영역의 제2 게이트절연막(13b) 부분은 제1영역의 제1 게이트절연막(13a) 부분에 비해 일정 두께만큼 얇게 형성된다. 이어서, 도 1d를 참조하면, 상기 제1 감광막패턴(17)을 제거한후 상기 제1게이트절연막(15a)과 제2게이트절연막(15b)상에 도전물질을 증착하여 게이트 도전금속층(19)을 형성한다. 그다음, 도면에는 도시하지 않았지만, 제3마스크공정을 실시하기 위해, 상기 게이트 도전금속층(19)상에 감광물질을 도포한후 포토리소그라피 공정기술을 이용한 노광 및 현상공정에 의해 상기 감광물질층을 선택적으로 패터닝하여 제2 감광막패턴(미도시)을 형성한다. 이어서, 도 1e를 참조하면, 상기 제2 감광막패턴(미도시)을 마스크로 상기 게이트 도전금속층(19)을 선택적으로 패터닝하여 상기 제1영역과 제2영역에 제1 게이트전극(19a)과 제2 게이트전극(19b)을 형성한다. 그다음, 도 1f를 참조하면, 상기 제2 감광막패턴을 제거한후 상기 제1 게이트전극(19a)과 제2 게이트전극(19b)양측 아래의 상기 제1, 2 액티브패턴(13a)(13b)에 n+ 불순물 이온을 주입하여 제1영역과 제2영역에 위치하는 상기 제1, 2 액티브패턴(13a)(13b)에 제1 소스/드레인영역(13c)(13d)와 제2 소스/드레인영역(13e) (13f)을 각각 형성한다. 이어서, 도 1g를 참조하면, 상기 제1 게이트전극(19a)과 제2 게이트전극 (19b)을 포함한 기판전체에 실리콘산화막 또는 실리콘질화막과 같은 무기절연물질을 이용하여 층간절연막(21)을 형성한다. 그다음, 도면에는 도시하지 않았지만, 제3 마스크공정을 실시하기 위해, 상기 층간절연막(21)상에 감광물질(미도시)을 도포하고, 포토리소그라피 공정기술을 이용한 노광 및 현상공정을 통해 상기 감광물질층을 선택적으로 패터닝하여 제3 감광막패턴(미도시)을 형성한다. 이어서, 도 1h를 참조하면, 상기 제3 감광막패턴(미도시)을 블로킹막으로 하여 상기 층간절연막(21)과 그 하부에 있는 제1, 2 게이트절연막(15a, 15b)을 선택적으로 제거하여 상기 제1영역과 제2영역에 각각 위치하는 제1, 2 소스/드레인영역 (13c, 13d) (13e, 13f) 일부를 노출시키는 제1, 2, 3, 4 콘택홀(23a, 23b, 23c, 23d)을 형성한다. 그다음, 도면에는 도시하지 않았지만, 상기 제3 감광막패턴을 제거한후 상기 제1, 2, 3, 4 콘택홀(23a, 23b, 23c, 23d)을 포함한 상기 층간절연막(21)상에 도전금속층(미도시)을 증착한다. 이어서, 도면에는 도시하지 않았지만, 제4 마스크공정을 실시하기 위해, 상기 도전금속층(미도시)상에 감광물질(미도시)을 도포하고, 포토리소그라피 공정기술을 이용한 노광 및 현상공정을 통해 상기 감광물질층을 선택적으로 패터닝하여 제4 감광막패턴(미도시)을 형성한다. 이어서, 도 1i를 참조하면, 상기 제4 감광막패턴(미도시)을 블로킹막으로 하여 상기 도전금속층을 선택적으로 제거하여 제1 소스/드레인전극(25a, 25b) 및 제2 소스/드레인전극(25c, 25d)을 형성하므로써 박막트랜지스터 제조를 완료한다. 상기한 바와같이, 종래기술에 따른 액정표시소자 제조방법에 의하면 다음과 같은 문제점이 있다. 종래기술에 따른 액정표시소자 제조방법은 액정표시소자상에 다양한 회로를 집적화시키기 위해 문턱전압 특성 및 파괴전압(breakdown voltage) 특성 등이 상이한 박막트랜지스터를 동시에 형성해야 하는데, 이러한 박막트랜지스터를 형성하기 위해서는 서로 다른 두께를 가진 이중 게이트절연막을 사용해야 한다. 그런데, 종래기술에 따른 액정표시소자 제조방법은 서로 다른 두께를 가진 이중 게이트절연막을 형성하기 위해 추가적인 마스크공정이 요구되기 때문에 제조 공정이 복잡해지고, 그로 인해 제조비용이 증가하게 된다.