가공데이터 · 한국어 지식관계

출력 회로 및 이것을 사용한 표시장치 document_id A220623029798

분류
전기전자
라벨 상태 (label_status)
approved
문맥 (context)
본 발명은, 방형파 모양의 입력 파형에 응답하여 변화되는 출력 파형의 상승이나 하강시에 발생하는 경사(슬루레이트=단위시간에 대한 전압변화)를 개선한 하이 슬루레이트 출력 회로와, 이것을 사용한 액정표시장치(이하 「LCD」라고 한다.) 등의 표시장치에 관한 것이다. 종래, 하이 슬루레이트 출력 회로와, 이것을 사용한 LCD에 관한 기술로서는, 예를 들면 다음과 같은 문헌에 기재되는 것이 있었다. [특허문헌 1] 일본국 공개특허공보 특개 2005-192260호 공보 이 특허문헌1에 기재된 LCD는, 액티브 매트릭스 액정 패널과, 이 액정 패널을 구동하는 구동장치를 구비하고 있다. 액정 패널은, 복수의 주사선과 복수의 데이터 선과의 교차 개소에 배치된 복수의 액정소자가, 매트릭스 모양으로 배치되어 구성되고 있다. 구동장치는, 콘트롤러에 의해 제어되는 복수의 소스 드라이버 및 복수의 게이트 드라이버를 가지고, 그 소스 드라이버가 하이 슬루레이트 출력 회로에 의해 구성되어 있다. 도 6은, 특허문헌 1등에 기재된 종래의 하이 슬루레이트 출력 회로를 나타내는 개략 회로도이다. 이 하이 슬루레이트 출력 회로는, 입력 단자(이하 「IN」이라고 한다.)로부터의 입력 전압 Vin을 증폭하는 차동 입력단(10)과, 이 출력측에 접속된 커런트 미러부(30)와, 이 출력측에 접속되어 출력 단자(이하 「OUT」이라고 한다.)로부터 출력 전압 Vout를 출력하는 푸시풀형의 출력단(40)을 구비하고, MOS트랜지스터에 의해 구성되어 있다. 차동 입력단(10)은, P형 차동 입력단 20A와 N형 차동 입력단 20B로 구성되어 있다. P형 차동 입력단 20A는, 양의 전원전압(이하 「VDD」라고 한다.)과 공통 노드 N1과의 사이에 접속된 전류원(11)과, 공통 노드 N1과 노드 N13과의 사이에 접속되어 입력 전압 Vin에 의해 게이트 제어되는 P채널형 MOS트랜지스터(이하 「PMOS」라고 한다.)(21)와, 공통 노드 N1과 노드 N14와의 사이에 접속되어 출력 전압 Vout에 의해 게이트 제어되는 PMOS(22)로 구성되어 있다. N형 차동 입력단 20B는, 공통 노드 N2와 접지전위(이하「VSS」라고 한다.) 사이에 접속된 전류원(12)과, 노드 N11과 공통 노드 N2과의 사이에 접속되어서 입력 전압 Vin에 의해 게이트 제어되는 N채널형 MOS트랜지스터(이하 「NMOS」라고 한다.)(23)와, 노드 N12와 공통 노드 N2와의 사이에 접속되어 출력 전압 Vout에 의해 게이트 제어되는 NMOS(24)로 구성되어 있다. 커런트 미러부(30)는, PMOS(31), 노드 N12, 저항(33), 노드 N14 및 NMOS(35)를 가지고, 이들이 VDD와 VSS 사이에 직렬로 접속되며, 또한 PMOS(32), 노드 N11, 저항(34), 노드 N13 및 NMOS(36)를 가지고, 이들이 VDD와 VSS와의 사이에 직렬로 접속되어 있다. PMOS 31 및 32는, 게이트가 공통으로 접속되고, 또한 그 게이트가 PMOS(31)의 드레인에 접속되어 있다. NMOS 35 및 36은, 게이트가 공통으로 접속되고, 또한 그 게이트가 NMOS(35)의 드레인에 접속되어 있다. 푸시풀형의 출력단(40)은, VDD와 OUT 사이에 접속된 출력용 PMOS(41)과, OUT와 VSS와의 사이에 접속된 NMOS(42)를 가지고 있다. PMOS(41)는, 노드 N11의 전위에 의해 게이트 제어되고, NMOS(42)는, 노드 N13의 전위에 의해 게이트 제어된다. PMOS(41)의 게이트와 드레인과의 사이에는, 위상보상용의 저항(43) 및 용량(44)이 직렬로 접속되어 있다. NMOS(42)의 게이트와 드레인과의 사이에는, 위상보상용의 저항(45) 및 용량(46)이 직렬로 접속되어 있다. 이 종류의 하이 슬루레이트 출력 회로에서는, 방형파 모양의 입력 전압 Vin이 IN에 입력되면, 이 입력 전압 Vin이 차동 입력단(10)에 의해 고이득으로 증폭되어, 커런트 미러부(30)를 통해, PMOS(41)과 NMOS(42)의 구동능력이 상보적으로 변동한다. 입력 전압 Vin이 저레벨(이하 「“L”레벨」이라고 한다.)에서 고레벨(이하 「“H”레벨」이라고 한다.)로 상승하면, 이에 응답하여 PMOS(41)의 구동능력이 증가함과 동시에 NMOS(42)의 구동능력이 감소하고, VDD로부터 PMOS(41)를 통해, OUT에 접속된 부하(예를 들면 LCD의 데이터 선)에 출력 전류가 토출된다. 입력 전압 Vin이“H”레벨에서 “L”레벨로 하강하면, 이에 응답하여 PMOS(41)의 구동능력이 감소함과 동시에 NMOS(42)의 구동능력이 증가하고, 부하로부터 0UT 및 NMOS(42)를 통해 VSS로 전류가 인입된다.
지시문 (instruction)
주어진 원문을 읽고 필요한 정보를 파악하여, 원문에 근거해 질문에 답하라.
질문 (question)
종래의 하이 슬루레이트 출력 회로에서 입력 전압 Vin이 'H'레벨에서 'L'레벨로 하강할 때, 출력 단자(OUT)와 NMOS(42)를 통해 전류가 인입되기 위한 조건은 무엇인가?
추론 과정 (compact_reasoning)
  1. 1과제 해석task_interpretation

    입력 전압 Vin이 하강할 때 전류가 인입되는 메커니즘과 그 조건을 파악해야 한다.

    • 입력 전압 Vin이“H”레벨에서 “L”레벨로 하강하면
  2. 2정보 추출information_extraction

    입력 전압 하강 시 발생하는 구동능력의 변화를 추출한다.

    • 이에 응답하여 PMOS(41)의 구동능력이 감소함과 동시에 NMOS(42)의 구동능력이 증가하고
  3. 3근거 선택evidence_selection

    전류 인입의 직접적인 원인이 되는 구동능력 변화를 근거로 선택한다.

    • PMOS(41)의 구동능력이 감소함과 동시에 NMOS(42)의 구동능력이 증가하고, 부하로부터 0UT 및 NMOS(42)를 통해 VSS로 전류가 인입된다.
  4. 4논리 통합logical_integration

    입력 전압의 하강이 PMOS의 구동능력 감소와 NMOS의 구동능력 증가를 유도하여 전류 인입이 발생함을 연결한다.

  5. 5결론 도출conclusion_formulation

    입력 전압 하강에 따른 PMOS(41)의 구동능력 감소와 NMOS(42)의 구동능력 증가를 조건으로 도출한다.

    • PMOS(41)의 구동능력이 감소함과 동시에 NMOS(42)의 구동능력이 증가하고
  6. 6답변 생성answer_generation

    질문에 대해 구체적인 구동능력 변화를 포함하여 답변을 작성한다.

    • PMOS(41)의 구동능력이 감소함과 동시에 NMOS(42)의 구동능력이 증가
최종 답변 (final_answer)
입력 전압 Vin이 'H'레벨에서 'L'레벨로 하강함에 따라 PMOS(41)의 구동능력이 감소하고, 동시에 NMOS(42)의 구동능력이 증가해야 한다.
핵심 해석 (core_interpretation)
입력 전압 Vin이 “H”레벨에서 “L”레벨로 하강하면, 이에 응답하여 PMOS(41)의 구동능력이 감소함과 동시에 NMOS(42)의 구동능력이 증가하고, 부하로부터 0UT 및 NMOS(42)를 통해 VSS로 전류가 인입된다.