입력 신호를 송신하는 ＢＯＴ 레벨 시프터를 갖는 구동 회로 및 그 입력 신호를 송신하기 위한 지정 방법 document_id A220623035660

이러한 유형의 반파 브리지는 일반적으로 DC 중간 회로로의 접속부를 갖는다. 반파 브리지의 출력, 즉, AC 전압 단자는 부하에 접속된다. 구동 회로는 일반적으로 복수의 부분 회로 또는 기능 블록을 포함한다. 제어 신호는 제1 부분 회로, 구동 로직에서 조절되어 다른 컴포넌트를 통해 구동 회로로 공급되고 결국 각각의 전력 스위치의 제어 입력에 공급된다. 관련된 전력 스위치들이 차동 전위(differential potential)에 있고 전압 아이솔레이션(isolation)이 필수적이므로, 예를 들어 100 V보다 큰 비교적 높은 중간 회로 전압에서, 구동 로직은 전위의 관점에서 구동 회로로부터 분리된다. 상기 아이솔레이션은 적어도 TOP 스위치에 적용되지만, 스위칭 동안 접지 전위의 가능한 쵸핑(chopping) 때문에 BOT 스위치를 위한 더 높은 전력에서 구현된다. 이러한 아이솔레이션은 예를 들어 펄스 변압기, 옵토커플러(optocoupler) 또는 광 도파관 (optical waveguide; 직접적인 절연)에 의해 또는 고전압 집적 회로(HVIC; High Voltage Integrated Circuit)의 집적 회로 기술의 도움으로 실현될 수 있다. 작은 치수, 저가 및 긴 수명 등의 다양한 이점 때문에 후자의 변형은 주파수 증가와 함께 사용되어 왔다. 동시에 HVIC는 신호 레벨 변환을 위한 회로, 소위 레벨 시프터에서 사용될 수 있는 중간 회로 전압보다 크거나 동일한 브레이크다운 전압을 갖는 고전압 컴포넌트를 집적할 가능성을 제공한다. 일반적으로 HVIC로서 횡형 고전압 MOSFET가 사용된다. 여기 기재된 레벨 시프터는 구동 회로의 일부이며 바람직하게 집적 회로 배치로서 구현된다. 레벨 시프터는 정의된 기준 전위를 갖는 회로부로부터 더 높거나 더 낮은 기준 전위를 갖는 회로부로, 또는 그 반대로 신호를 전송하는데 사용된다. 이러한 배치는 전력 반도체의 집적된 전위-분리(potential-isolated) 구동에 필요하다. HVIC의 경우 레벨 시프터의 형성에 있어서, 2가지 기본 아이솔레이션 기술, 즉 SOI(Silicon On Insulator) 기술 및 pn 아이솔레이션 기술(접합 아이솔레이션)이 알려져 있다. SOI 기술은 컴포넌트 및 컴포넌트 그룹의 유전체 격리(dielectric isolation)를 제공하지만, 현재 800 V의 유전 강도까지만 이용가능하다. 일련의 기술적 이점 및 유전체 격리로부터 초래되는 상당한 프로세서 간이화에 의해 비용이 보상된다 하더라도, SOI 기판 웨이퍼는 표준 기판보다 매우 비싸다. pn 아이솔레이션 기술의 경우, 역전압은 역바이어스 pn 접합에 의해 증가한다. 이 기술은 현재 1200 V까지 이용가능하다. 그러나, 생산이 매우 복잡하여 비용집약적(cost-intensive)이다. 게다가 고속의 동적 동작 동안 접지 전위의 쵸핑시, 예를 들어, 누설 전류, 및 비교적 높은 온도, 예를 들어, 125 ℃ 동작 온도보다 높은 온도에서의 래치업(latch-up) 효과 등의 기술적 문제가 있다. 종래 기술에 따르면, 집적 구동 회로에서 구동 로직으로부터 TOP 구동기로 구동 신호를 전송하는 레벨 시프터만이 알려져 있다. 이것은, BOT 구동기와 대조적으로, TOP 구동기가 위상에 있어서 증가된 기준 전위에 있기 때문에 필요하다. 종래 기술에 따르면, 구동측으로부터 TOP 구동기로의 신호 전송은 펄스(동적) 및 차동 전송에 의해 수행된다. 즉, 구동측이 전송될 신호로부터 스위치 온 및 스위치 오프 펄스를 생성하고, 이들 펄스는 각각의 레벨 시프터를 통해 TOP 구동기로 전송된다. 이것은 전송 신뢰성을 증가시키고 회로의 전력 요구를 감소시킨다. 다양한 집적 레벨 시프터 토폴로지가 공지되어 있다. 가장 간단한 토폴로지는 해당하는 블록킹 능력을 갖는 HV 트랜지스터와 저항기를 포함하며, 이들은 서로 직렬로 접속되어 있다. 신호가 HV 트랜지스터의 게이트로 전달되면, 저항기가 온된다. 레벨 시프터를 통해 생성된 션트(shunt) 전류는 저항기 양단에 전압 강하를 유발하고, 이는 평가 회로에 의해 신호로서 검출될 수 있다. DE 101 52 930 A1은 캐스케이드 방식으로 접속된 n개의 공지된 레벨 시프터에 의해 구동 신호가 n-1개 중간 전위를 통해 단계적으로 전송되는 확장된 레벨 시프터 토폴로지를 개시한다. 따라서 모든 레벨 시프터의 요구된 블록킹 능력의 n번째 부분만을 갖는 트랜지스터를 사용할 수 있다. 요구된 블록킹 능력을 갖는 트랜지스터가 이용가능하면, 레벨 시프터의 블록킹 능력은 인자(n)에 의해 증가될 수 있다. 아직 공고되지 않은 DE 10 2006 037 336은 직렬 접속된 n개의 HV 트랜지스터를 포함하는 직렬 회로로서 구현되는 레벨 시프터를 개시한다. 상기 토폴로지는 DE 101 52 930 A1과 비교하여 전력 소비 및 회로 비용이 감소한다는 이점을 갖는다. 따라서 더 작은 공간 요구 및 더 낮은 비용의 이점이 얻어진다. 공지된 모든 토폴로지의 공통점은, 레벨 시프터의 상보 구성의 경우, 높은 기준 전위를 갖는 회로부로부터 낮은 기준 전위를 갖는 신호부로의 신호 전송이 가능하다는 것이다. 이러한 특성은 TOP 구동기로부터 구동 로직으로의 신호 전송에 이용될 수 있다. 종래 기술에 따르면, 집적 구동 회로에서 구동 로직(1차측) 및 BOT 구동기(2차측)은 동일한 기준 전위 또는 수 볼트만큼 서로 벗어난 기준 전위에 놓여 레벨 시프터를 통한 신호 전송이 필요하지 않도록 한다. 이 경우, 1차측 및 2차측 기준 전위를 위한 단자는 통상 외부적으로 단락된다. 그러나, 모듈 및 시스템 내의 인덕턴스, 예를 들어 라인 인덕턴스 때문에 포지티브 또는 네거티브 방향의 BOT 구동기의 기준 전위의 심각한 쵸핑(chopping)이 전력 컴포넌트의 스위칭 동안 발생할 수 있다. 이것은 특히 큰 전류, 예를 들어 50 A보다 큰 전류가 스위칭되는 중간 및 높은 전력 시스템에서 발생한다. 이 경우, 전위차는 트랜지스터의 게이트 산화물의 역전압을 초과하는 전압, 예를 들어, 20 V 보다 큰 전압을 나타낼 수 있다. 접합 아이솔레이션(junction isolation) 기술은 네거티브 방향의 기준 전위의 해당하는 쵸핑 시 기생 사이리스터(parasitic thyristor) 구조의 트리거링(triggering), 소위 래치업(latch-up)이 발생할 수 있는 단점을 갖는다. 이것은 기능의 손실 및 악영향을 받은 컴포넌트의 파괴를 초래한다. 이러한 제한은 컴포넌트의 유전체 격리 때문에 SOI 기술에서는 나타나지 않는다.