금 범프 또는 금 배선 형성용 비시안계 전해 금 도금욕 document_id A220623035863

비시안계 전해 금 도금용의 기본 욕은 금원으로서의 아황산금 알칼리염 또는 아황산금 암모늄과, 스태빌라이저(stabilizer)로서의 수용성 아민과, 결정 조정제로서 미량의 탈륨(Tl)화합물, 납(Pb)화합물 또는 비소(As)화합물과 전도염으로서의 아황산염 및 황산염과, 완충제로 이루어져 있다. 이 비시안계 전해 금 도금욕을 이용하여 형성하는 도금 피막은 전기 전도성, 열압착성 등의 물리적 특성뿐만 아니라, 내산화성, 내약품성 등의 화학 특성도 우수하다. 그러한 이유 때문에, 이 도금욕은 반도체 칩의 전극으로서의 범프 형성이나 배선 형성 등에 매우 바람직하게 이용되고 있다. 반도체 칩의 금 범프의 형성 방법을 도 1에 나타낸 반도체 칩의 단면도를 참조하면서 이하와 같이 설명한다. 도 1중, 100은 반도체 칩, 2는 실리콘 또는 갈륨(Ga)/비소(As) 화합물 웨이퍼이고, 그 일면(본 도면에서는 상면)에는 미 도시된 IC회로가 형성되어 있다. 웨이퍼(2)의 IC회로 상에는 미세한 알루미늄전극(4)이 형성되어 있다. IC회로가 형성된 웨이퍼(2)의 상면과 알루미늄전극(4)의 상면의 주변에는 패시베이션막(6)으로 피복되어 있다. 알루미늄전극(4)의 상면 중앙부에 형성되어 있는 패시베이션막(6)의 개구부(7)의 상면 및 패시베이션막(6)의 상면은 이것들을 피복한 TiW 스퍼터막(8), 금 스퍼터막(9)이 차례로 적층되어 있다. 상기 서술한 바와 같이, 실리콘 웨이퍼 내지 Ga/As 웨이퍼 상에는 통상, 도 1 에 나타낸 바와 같이 패시베이션막이 형성된다. 패시베이션막은 주위의 배선과 금 도금에 의해 형성된 금 피막과의 사이를 절연함과 동시에, 주위의 배선을 보호하는 것을 목적으로 한다. 패시베이션막의 재질은 폴리이미드 등의 수지 및 SiN 등이다. 금 스퍼터막(9)의 표면은 도 1 에 나타낸 바와 같이, 알루미늄전극(4)의 주변부 상의 부분이 중심부 상의 부분보다 위쪽으로 볼록하게 형성된 닫은 돌조(突條)(10)를 가지는 접시형의 형상으로 되어 있다. 이 형상은 알루미늄전극(4)의 상면 주변에 형성된 패시베이션막(6)의 접시형의 형상에 기인한다. 금 스퍼터막(9)의 돌조(10) 상단과 돌조(10)의 중심에 위치하는 함몰부의 저면(11)과의 단차(x)는 패시베이션막의 단차이다. 금 스퍼터막(9) 상에는 마스크재(12)에 의한 마스크 패턴이 형성되어 있다. 패터닝된 마스크재(12)는 알루미늄전극(4) 상에 개구부(14)를 가진다. 마스크재(12)의 개구부(14) 안에는 전해 금 도금에 의하여 금 범프(16)가 형성되어 있다. 금 도금에 의하여 금 스퍼터막(9) 상에 형성된 금 범프(16)는 금 스퍼터막(9)의 표면과 동일한 표면 형상을 갖게 된다. 그 결과, 금 범프(16)의 표면에는 패시베이션막의 단차로 인한 단차가 생겨서 접시형의 형상으로 된다. 종래의 기본 조성을 가지는 비시안계 전해 금 도금욕을 이용하여 금 범프를 형성할 경우, 상기 패시베이션막(6)의 돌조로 인한 단차에 의하여 얻어진 금 범프에는 패시베이션막의 단차에 해당하는 함몰부(20)가 생긴다. 또한, 도 1중, 18은 구 형상의 금 비즈, 납땜 비즈 등의 금속 비즈이다. 금 범프(16) 상에는 복수(본 도면에서는 2개)의 금속 비즈(18)가 부착되어 있다. 함몰부(20)을 가지는 금 범프에 금속 비즈(18)를 부착시킬 경우, 비즈(18)는 함몰부(20)로 편재되기 쉽다. 그 결과, 이 금속 비즈(18)를 통하여 범프(16)에 금 와이어를 열 압착으로 접합하면 금 와이어와 금속 비즈와의 밀착이 충분하지 못하게 된다. 더 나아가, 압착면이 평탄하지 않기 때문에 가압이 불균일하게 되어 접합부의 충분한 밀착 강도를 얻을 수 없다. 기판의 범프에 반도체 칩(100)을 플립 칩 본딩에 의하여 탑재시킬 때, 범용적인 접합 재료로서 이방성 도전막이 사용되고 있다. 이방성 도전막은 도전 입자를 에폭시 수지 등의 수지에 균일하게 분산시킨 것이다. 도전 입자는 아크릴 수지 입자의 표면을 니켈, 금으로 차례로 피복한 입자이다. 기판의 범프와 반도체 칩을 이방성 도전막을 이용하여 접합할 경우는 이방성 도전막을 사이에 두고 기판의 범프에 반도체 칩을 압착한다. 이 압력에 의하여 이방성 도전막 내에서 서로 떨어져 있던 도전 입자끼리 밀착하고 도전 입자를 통하여 기판 범프와 반도체 칩이 전기적으로 접속하게 된다. 전해 금 도금으로 금 범프를 형성하는 방법 자체는 공지사항으로서, 예를 들면, 시안화 금 칼륨을 포함한 금 도금욕을 이용한 형성 방법이 일본 특허 공개 공보 2003-7762호(단락번호［0021],［0022］)에 기재되어 있다.