가공 지식관계 A220623035944

분류: 전기전자
라벨 상태 (label_status): approved

문맥 (context)

주지하는 바와 같이, 전기 광학 장치, 예를 들어, 광 투과형 액정 장치는 유리 기판, 석영 기판 등으로 이루어지는 2 장의 기판 사이에 액정이 개재되어 구성된 전기 광학 패널인 액정 패널이 실장 케이스 등에 수용되어 구성되어 있다. 또한, 액정 장치는 액정 패널의 일방의 기판에, 예를 들어, 박막 트랜지스터 (Thin Film Transistor, 이하, TFT 라고 한다) 등의 스위칭 소자 및 화소 전극을 매트릭스상으로 배치하고, 타방의 기판에 대향 전극을 배치하여, 양 기판간에 개재된 액정층에 의한 광학 응답을 화상 신호에 따라서 변화시킴으로써 화상 표시를 가능하게 하고 있다. 또한, TFT 를 배치한 TFT 기판과, 이 TFT 기판에, 상대하여 배치되는 대향 기판은 각각 제조된다. TFT 기판 및 대향 기판은, 예를 들어, 석영 기판 상에 소정의 패턴을 갖는 반도체 박막, 절연성 박막 또는 도전성 박막을 적층함으로써 구성된다. 반도체 박막, 절연성 박막 또는 도전성 박막은 층마다 각종 막의 성막 공정과 포토리소그래피 공정이 반복됨으로써 형성되는 것이다. 이와 같이 하여 형성된 TFT 기판 및 대향 기판은, 패널 조립 공정에 고정밀도 (예를 들어, 얼라인먼트 오차 1μ 이내) 로 부착된다. 이 패널 조립 공정은 먼저, 각 기판의 제조 공정에 각각 제조된 TFT 기판과 대향 기판의 액정층과 접하는 면상에, 액정 분자를 기판면을 따라서 배향시키기 위한 배향막을 형성한다. 그 후, 배향막에 대해, 전압 무인가시의 액정 분자의 배열을 결정하기 위한 러빙 처리를 실시한다. 다음으로, 이미 알려진 액정 적하 방식이라면, 대판 (大板) 인 기판에 복수 구성된, 각 TFT 기판 상의 주연에, 접착제가 되는 시일재를 프레임상으로 각각 형성하고, 이 시일재에 의해서 둘러싸인 각 TFT 기판 상의 액정 충전 영역에 규정량의 액정을 각각 적하한다. 이어서, 이미 알려진 대판 (大板) 조립 방식의 경우에는, TFT 기판이 복수 구성된 대판 (大板) 인 제 1 기판을, 대향 기판이 복수 구성된 대판 (大板) 인 제 2 기판에, 각 TFT 기판과 각 대향 기판이 대향 배치되도록, 상기 서술한 각 시일재 및 임시 고정용 접착제를 통하여 부착시킨다. 그 후, 부착된 기판 (이하, 구조체라고 한다) 으로부터, 대향 배치된 TFT 기판 및 대향 기판을 세트마다 칩 상태로 분단시킨다. 이어서, 각 TFT 기판의 외부 접속 단자에, 액정 장치와 프로젝터 등의 전자 기기를 접속시키는 FPC (Flexible Printed Circuits) 를 각각 접속시키고, 그 결과, 액정 패널이 제조된다. 그 후, 액정 패널을 실장 케이스 등에 수용, 고정시킴으로써 액정 장치는 제조된다. 제조된 액정 장치는, 프로젝터 등의 전자 기기에 형성된다. 여기에서, 구조체로부터, 한 쌍의 TFT 기판 및 대향 기판을 세트마다 칩 상태로 분단시키는 수법으로는, 작업성이 우수하고, 분단 후의 TFT 기판 및 대향 기판에 필요한 외형 정밀도를 확보할 수 있는, 가공 정밀도가 높은 다이싱 처리가 알려져있다. 그러나, 다이싱 처리에 의해서 이미 알려진 블레이드를 대향 기판의 두께 방향으로 관통시켜 분단하면, 블레이드에 의해서 TFT 기판 상에 형성된 외부 접속 단자, 드라이버 회로 등의 배선이 손상되는 경우가 있어, 제조 상에 있어서의 수율이 저하된다는 문제가 있었다. 이러한 문제를 감안하여, 스크라이브 브레이크 처리에 의해서, 구조체로부터, 한 쌍의 TFT 기판 및 대향 기판을 세트마다 칩 상태로 분단하는 수법이 주지되어 있고 일반적으로 이용되고 있다. 스크라이브 브레이크 처리의 일례를 설명하면, 먼저, TFT 기판이 복수 구성 된 대판 (大板) 인 제 1 기판 및 대향 기판이 복수 구성된 대판 (大板) 인 제 2 기판의 각 분단 위치에, 이미 알려진 스크라이브 처리에 의해서 스크라이브 커터를 이용하여 스크라이브 라인을 형성한다. 이어서, 스크라이브 라인에 대향하는 기판의 위치, 상세하게는, TFT 기판이 복수 구성된 대판 (大板) 인 제 1 기판에 스크라이브 라인을 형성한 후에는, 대향 기판이 복수 구성된 대판 (大板) 인 제 2 기판에 있어서의 스크라이브 라인에 대향하는 위치를 인압하고, 대판 (大板) 인 제 2 기판에 스크라이브 라인을 형성한 후에는, 대판 (大板) 인 제 1 기판에 있어서의 스크라이브 라인에 대향하는 위치를 인압하는 브레이크 처리에 의해, 각 스크라이브 라인을 따라, 제 1 기판 및 제 2 기판의 두께 방향으로 각 기판을 관통하는 크랙을 발생시킨다. 마지막으로, 발생시킨 크랙을 이용하여, 구조체로부터 한 쌍의 TFT 기판 및 대향 기판을 세트마다 칩 상태로 분단하는 것이다. 또한, 특허문헌 1 에는, 스크라이브 브레이크 처리 중, 스크라이브 처리를 실시하는 스크라이브 장치가 상기 서술한 구조체를 지지하는 지그 부재를 가지고 있기 때문에, 그 지그를 이용하여 스크라이브 처리시에, 구조체로의 스크라이브 커터로부터의 인압에 수반하는, 분단 후의 액정 패널의 TFT 기판 또는 대향 기판의 분단 단부에 있어서의 손상을 방지하는 기술이 제안되고 있다. [특허문헌 1] 일본 공개특허공보 2006-98632호

지시문 (instruction)

주어진 원문을 읽고 필요한 정보를 파악하여, 원문에 근거해 질문에 답하라.

질문 (question)

기존의 다이싱 처리를 사용하여 블레이드로 대향 기판의 두께 방향을 관통시켜 분단할 경우 발생하는 문제점은 무엇인가?

추론 과정 (compact_reasoning)

1과제 해석task_interpretation

다이싱 처리를 통한 분단 방식이 초래하는 기술적 문제점과 그 원인을 파악한다.
2정보 추출information_extraction

다이싱 처리 방식의 구체적인 동작과 그로 인한 부정적 영향을 추출한다.
- 다이싱 처리에 의해서 이미 알려진 블레이드를 대향 기판의 두께 방향으로 관통시켜 분단하면, 블레이드에 의해서 TFT 기판 상에 형성된 외부 접속 단자, 드라이버 회로 등의 배선이 손상되는 경우가 있어, 제조 상에 있어서의 수율이 저하된다는 문제가 있었다.
3근거 선택evidence_selection

배선 손상과 수율 저하라는 핵심 문제점을 선별한다.
- TFT 기판 상에 형성된 외부 접속 단자, 드라이버 회로 등의 배선이 손상되는 경우가 있어, 제조 상에 있어서의 수율이 저하된다
4논리 통합logical_integration

블레이드의 관통 동작이 배선 손상을 일으키고, 이것이 최종적으로 수율 저하로 이어진다는 인과관계를 정리한다.
5결론 도출conclusion_formulation

질문에 대한 답변으로 배선 손상 및 수율 저하를 도출한다.
- 배선이 손상되는 경우가 있어, 제조 상에 있어서의 수율이 저하된다
6답변 생성answer_generation

추출된 정보를 바탕으로 문맥에 충실한 답변을 작성한다.
- 블레이드에 의해서 TFT 기판 상에 형성된 외부 접속 단자, 드라이버 회로 등의 배선이 손상되는 경우가 있어, 제조 상에 있어서의 수율이 저하된다는 문제가 있었다

최종 답변 (final_answer)

블레이드를 대향 기판의 두께 방향으로 관통시켜 분단할 경우, 블레이드에 의해 TFT 기판 상에 형성된 외부 접속 단자나 드라이버 회로 등의 배선이 손상될 수 있으며, 이로 인해 제조 상의 수율이 저하되는 문제가 발생한다.

핵심 해석 (core_interpretation)

다이싱 처리에 의해서 블레이드를 대향 기판의 두께 방향으로 관통시켜 분단하면 TFT 기판 상에 형성된 외부 접속 단자나 드라이버 회로 등의 배선이 손상되어 수율이 저하되는 문제가 발생한다.