아날로그/디지털 변환기 document_id A220623035989

디지털 기기의 보급에 따라, 아날로그 신호를 디지털 신호로 변환하는 아날로그/디지털(A/D) 변환기가 광범위하게 사용되어 왔다. 그러한 AD 변환기는, 예를 들면 입력되는 아날로그 신호를 병렬로 N-비트(N = n + m)의 디지털 신호로 변환하는 병렬형의 AD 변환기, 및 상위 m비트와 하위 n비트와의 2단계로 나누어서 변환하는 직병렬(subranging)형의 AD 변환기가 알려져 있다. 직병렬형의 AD 변환기는, 병렬형의 AD 변환기에 비해서, 회로규모가 작고, 소비 전력을 작게 할 수 있다는 점에서 우수하다고 고려된다. 일례로서, 특허 문헌 1 참조(JP-A-2004-7134). 여기서, 아날로그 신호를 N-비트 디지털 신호로 변환하는 직병렬형의 AD 변환기에 대해 설명한다. 그러한 직병렬형의 AD 변환기는, 직렬 저항 열, 상위 변환 회로, 및 하위 변환 회로를 포함하도록 구성된다. 직렬 저항 열은 기준전압들을 사이의 범위를 균일하게 분할해서, 등 간격으로 2N 개의 분압 전압을 생성한다. 상위 변환 회로는 등 간격으로 2m-1개의 분압 전압에 기초한 디지털 신호의 상위 m비트를 생성한다. 하위 변환 회로는 상위 변환 회로로부터 제공된 정보를 참조함으로써 2N 개의 분압 전압으로부터 선택된 2n 개의 분압 전압에 기초하여 디지털 신호의 하위 n비트를 생성한다. 직병렬형의 AD 변환기에서, 상위 변환 회로 및 하위 변환 회로는 입력 아날로그 신호를 N-비트 디지털 신호로 변환한다. 여기서 문제는, 상위 및 하위 변환 회로와 비교시에, 샘플 홀드(sample hold) 회로(도시되지 않음)에 의해 유지되는 아날로그 신호에 대해서 유발될 수 있는 오프셋 전압이다. 오프셋 전압은 상위 비트의 경계 부분에서 AD 변환의 선형성을 악화시킬수 있다. 일례로서, 특허 문헌 2를 참조(JP-A-9-162738)한다. 여기서, 오프셋 전압은, 각각 상위 변환 회로의 상위 비트용 비교기가 아날로그 신호의 전압 유지시에 생기는 오차 전압과 하위 변환 회로의 하위 비트용 비교기가 아날로그 신호의 전압 유지시에 생기는 오차 전압과의 차이다. 그렇기 때문에, 종래의 직병렬형 AD 변환기에서는, 그러한 오프셋 전압을 고려해서 하위-비트 비교기에서 이용하는 분압 전압에 용장(redundancy)을 갖도록 한다. 도 10은 하위-비트 비교기에서 이용하는 분압 전압에 용장을 갖게 한 직병렬형 AD 변환기를 나타낸다. 이러한 AD 변환기(10)에서, 상위 3비트를 상위 변환 회로(13)에 의해 변환하고, 하위 3비트를 하위 변환 회로(14)에 의해 변환해서, 입력 아날로그 신호가 6-비트 디지털 신호로 변환된다. 도 10에 나타난 바와 같이, AD 변환기(10)는 분압 전압 생성 회로(11), 상위 변환 회로(13), MUX(멀티플렉서)(12) 및 하위 변환 회로(14)를 포함하도록 구성된다. 분압 전압 생성 회로(11)는 소정 전압들(Va-Vb)의 범위를 분할해서 복수의 분압 전압을 생성하는 래더 저항으로 구성된다. 상위 변환 회로(13)는 입력 아날로그 신호를 상위 3비트의 디지털 신호로 변환하도록 한다. MUX(12)는 분압 전압 생성 회로(11)에 의해 제공되는 분압 전압의 3개를 선택해서 출력하는 스위치 회로이다. 하위 변환 회로(14)는 MUX(12)에 의해 제공되는 3개의 분압 전압에 기초하여 아날로그 신호를 하위 3비트의 디지털 신호로 변환하도록 한다. 상위 변환 회로(13)에서, 상위-비트 비교기(COMP10-1 내지 COMP10-7)의 한 쪽의 입력 단자들은 7개의 분압 전압(V10-1 내지 V10-7)과 각각 접속되며, 다른 쪽의 입력 단자들은 변환해야할 아날로그 신호와 각각 접속된다. 7개의 분압 전압(V10-1 내지 V10-7)은 하위 기준 전압(VRB)과 상위 기준 전압(VRT) 사이의 범위를 8등분 하는 분압 전압 생성 회로(11)에 의해 생성되는 것이다. 이러한 상위-비트 비교기(COMP10-1 내지 COMP10-7)에 의해서, 상위 변환 회로(13)는 상위 3비트의 디지털 신호를 생성한다. 하위 변환 회로(14)에 분압 전압을 출력하는 용도로서, MUX(12)는 상위 변환 회로(13)에 의해 제공된 정보에 기초하여 스위치를 선택, 즉 스위치 SW10-1 내지 SW10-8 중 하나, 스위치 SW11-1 내지 SW11-8 중 하나, 및 스위치 SW12-1 내지 SW12-8 중의 하나를 각각 선택한다. 즉, MUX(12)는 선택된 3개의 스위치를 제어하여 단락 상태로 해서 분압 전압 생성 회로(11)에 의해 생성되는 3개의 분압 전압을 하위 변환 회로(14)로 출력한다. 상위 변환 회로(13)에 의해 제공되는 정보는, 입력되는 아날로그 신호의 전압의 범위, 즉 아날로그 신호의 전압이 분압 전압(V10-1 내지 V10-7)의 임의의 두 전압 사이에 위치한 범위를 표시한다. 입력 아날로그 신호의 전압이 분압 전압(V10-2 내지 V10-3) 사이의 범위에 있을 때에는 그 취지를 통지한다고 가정한다. 이 경우, 상위 변환 회로(13)에 의해 제공되는 정보에 기초하여, MUX(12)는 스위치들(SW10-3, SW11-3, 및 SW12-3)을 선택한다. 이 예시에서, MUX(12)는, 상위 변환 회로(13)에 의해 제공되는 정보에 기초한 스위치 선택 후에, 상위 변환 회로(13)에서의 최소 전압 단위에 용장분을 더한 전압의 범위를 선택하는 것이 가능하도록 하고 있다. 그러한 전압 단위는 임의의 인접한 분압 전압들(V10-1 내지 V10-7) 사이의 전압을 나타내고, 이하에서 "LSB"로 표시될 수 있다. 상위 변환 회로(13)에 의해 제공되는 정보가 아날로그 신호의 전압이 분압 전압들(V10-4 내지 V10-5) 사이의 범위 내에 있음을 나타내는 경우, 하위 변환 회로(14)는 스위치들(SW10-5, SW11-5, 및 SW12-5)을 선택하여, 이 스위치들이 단락되도록 한다. 그 후, 하위 변환 회로(14)는, 분압 전압들(V10-4 및 V10-5)의 범위에 대해서, 제1 및 제2 용장분이 더해진 전압 범위, 및 하위-비트 비교기(COMP11-1 내지 COMP11-3)로의 출력에 대해서 그 사이의 중간 전압을 선택한다. 제1 용장분은 분압 전압(V10-5)보다 소정의 값만큼 더 높고, 제2 용장분은 분압 전압(V10-4)보다 소정의 값만큼 더 낮다. 그 후, 하위 변환 회로(14)는 하위-비트 비교기(COMP11-1 내지 COMP11-3)로부터 입력되는 신호들에 기초하여 제공되는 아날로그 신호에 대한 하위 3비트의 디지털 신호를 생성한다. 여기서 하위 변환 화로(14)는 하위-비트 비교기(COMP11-1 내지 COMP11-3)와 도시되지 않은 주지의 보간 회로에 의해 구성된다.