문맥 (context)
액정표시장치는 가볍고 두께가 얇으며, 저전력 구동 및 풀컬러 구현이 가능하기 때문에, 널리 상용화되고 있는 표시장치이다.
통상적으로, 도 1a에 도시된 바와 같이, 액정패널에는 적색 화소, 녹색 화소 및 청색 화소가 순차적으로 배열되어 있다. 각 화소에 대응되어 적색 컬러필터, 녹색 컬러필터 및 청색 컬러필터가 배치된다. 각 화소에 적색 데이터, 녹색 데이터 및 청색 데이터에 제공되어 적색, 녹색 및 청색의 조합에 의해 원하는 색과 휘도를 얻게 된다. 적색 데이터, 녹색 데이터 및 청색 데이터는 외부의 시스템에서 제공되어 타이밍 콘트롤러에서 정렬된 후, 액정패널로 제공된다. 이러한 경우, 타이밍 콘트롤러로 적색 데이터, 녹색 데이터 및 청색 데이터가 쓰기 클럭 신호(write clock)에 의해 기록되고, 타이밍 콘트롤러에서 각 데이터가 정렬된 후, 읽기 클럭 신호(read clock)에 의해 독출되어 출력된다. 따라서, 쓰기 클럭 신호와 읽기 클럭 신호는 동일한 클럭 파형을 가지게 된다.
하지만, 이러한 화소 구조에 의해서는 백색을 표현하기가 어려운 문제가 있다.
이러한 문제를 해결하기 위해, 도 1b에 도시된 바와 같이, 적색 화소에 인접하여 녹색 화소, 청색 화소 및 백색 화소가 배열된다. 이러한 화소 구조에서는 적색 데이터와 녹색 데이터 또는 청색 데이터와 백색 데이터가 읽기 클럭 신호에 의해 읽혀지어야 한다. 이러한 경우, 타이밍 콘트롤러의 쓰기 클럭 신호와 읽기 클럭 신호는 서로 상이한 클럭 파형을 가지게 된다.
도 2는 종래의 쿼드 구조의 액정표시장치의 타이밍 콘트롤러를 도시한 도면이다.
도 2에 도시된 바와 같이, 종래의 타이밍 콘트롤러는 클럭 변조부(102), PLL(phase locked loop; 104) 및 데이터 정렬부(106)를 포함한다.
도 3에 도시된 바와 같이, 입력 클럭 신호(input clock)가 클럭 변조부(102)로 제공된다. 클럭 변조부(102)는 입력 클럭 신호를 3분주하여 입력 클럭 신호 대비 3배의 주기를 갖는 쓰기 클럭 신호를 생성한다. 따라서, 쓰기 클럭 신호의 각 클럭에 의해 적색 데이터, 녹색 데이터 및 청색 데이터가 데이터 정렬부에 기록된다.
데이터 정렬부(106)에 의해 쿼드 구조를 갖는 액정 패널을 위해 각 데이터들을 정렬한다. 즉, 데이터 정렬부(106)는 적색 데이터와 녹색 데이터 또는 청색 데이터와 백색 데이터로 정렬된다.
쓰기 클럭 신호는 PLL(104)로 제공된다. PLL(104)은 쓰기 클럭 신호 대비 2/3배 주기를 갖는 읽기 클럭 신호를 생성한다. 따라서, 읽기 클럭 신호의 각 클럭에 의해 적색 데이터와 녹색 데이터 또는 청색 데이터와 백색 데이터가 읽혀지게 된다. 이와 같이 읽혀진 데이터들은 액정패널로 공급되어, 쿼드 구조의 각 화소에 공급되어, 영상을 표시하게 된다.
이와 같이, 데이터 정렬부(106)에서 쓰기시 적색 데이터, 녹색 데이터 및 청색 데이터의 3개 데이터 단위로 기록되는데 반해, 읽기시 적색 데이터와 녹색 데이터 또는 청색 데이터와 백색 데이터의 2개 데이터 단위로 읽혀지게 된다. 이러한 각 데이터의 쓰기 및 읽기를 위해 쓰기 클럭 신호는 입력 클럭 신호 대비 3배 지연되게 되고, 읽기 클럭 신호는 입력 클럭 신호 대비 2/3배 지연되게 된다. 따라서, 쓰기 클럭 신호 대비 읽기 클럭 신호는 2배 빠르게 생성될 수 있다.
종래의 타이밍 콘트롤러에서는 PLL(104)에서 쓰기 클럭 신호를 이용하여 쓰기 클럭 신호보다 2배 빠른 읽기 클럭 신호를 생성한다. 하지만, 도 3에 도시된 바와 같이, 쓰기 클럭 신호를 이용하여 읽기 클럭 신호를 PLL(104)에 의해 생성하기가 어려울 뿐만 아니라 읽기 클럭 신호의 불안정한 생성으로 인해 쓰기 클럭 신호 대비 2배 빠른 동기를 갖는 읽기 클럭 신호가 생성되지 않게 되어, 데이터 정렬부에서의 각 데이터의 쓰기 및 읽기가 정확하지 않아 데이터 오동작 내지는 데이터 처리 불량을 야기하는 문제가 있다.
지시문 (instruction)
주어진 원문을 읽고 필요한 정보를 파악하여, 원문에 근거해 질문에 답하라.
질문 (question)
종래의 타이밍 콘트롤러에서 클럭 변조부(102)는 입력 클럭 신호를 어떻게 처리하여 어떤 신호를 생성하는가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation클럭 변조부(102)의 구체적인 기능과 생성되는 신호의 특성을 파악해야 한다.
-
2정보 추출
information_extraction본문에서 클럭 변조부(102)와 관련된 동작 설명을 추출한다.
- 클럭 변조부(102)는 입력 클럭 신호를 3분주하여 입력 클럭 신호 대비 3배의 주기를 갖는 쓰기 클럭 신호를 생성한다.
-
3근거 선택
evidence_selection입력 신호에 대한 처리 방식(3분주)과 결과물(쓰기 클럭 신호)을 포함한 구절을 선택한다.
- 클럭 변조부(102)는 입력 클럭 신호를 3분주하여 입력 클럭 신호 대비 3배의 주기를 갖는 쓰기 클럭 신호를 생성한다.
-
4논리 통합
logical_integration입력 클럭 신호가 3분주 과정을 거쳐 3배 주기의 쓰기 클럭 신호로 변환됨을 연결한다.
-
5결론 도출
conclusion_formulation클럭 변조부는 입력 클럭 신호를 3분주하여 입력 클럭 신호 대비 3배의 주기를 갖는 쓰기 클럭 신호를 생성하는 기능을 수행한다.
- 클럭 변조부(102)는 입력 클럭 신호를 3분주하여 입력 클럭 신호 대비 3배의 주기를 갖는 쓰기 클럭 신호를 생성한다.
-
6답변 생성
answer_generation질문에 명시된 처리 방식과 생성 신호를 결합하여 답변을 작성한다.
- 입력 클럭 신호를 3분주하여 입력 클럭 신호 대비 3배의 주기를 갖는 쓰기 클럭 신호를 생성한다.
최종 답변 (final_answer)
클럭 변조부(102)는 입력 클럭 신호를 3분주하여 입력 클럭 신호 대비 3배의 주기를 갖는 쓰기 클럭 신호를 생성한다.
핵심 해석 (core_interpretation)
클럭 변조부는 입력 클럭 신호를 3분주하여 입력 클럭 신호 대비 3배의 주기를 갖는 쓰기 클럭 신호를 생성한다.