반도체 소자의 콘택 플러그 형성방법 document_id A220623039833

본 발명은 반도체 제조 기술에 관한 것으로, 특히 자기정렬콘택(SAC : self aligned contact) 공정을 적용한 80㎚급 이하의 반도체 소자의 랜딩플러그 콘택(landing plug contact) 형성방법에 관한 것이다. 반도체 소자의 고집적화에 따른 패턴의 미세화로 인하여 반도체 소자를 이루는 여러 요소들은 적층 구조를 이루게 되었다. 이에 따라 콘택 플러그를 형성하여 상기 적층된 요소들 간의 상,하부를 연결하였다. 최근에는 이러한 콘택 플러그를 형성함에 있어서, 콘택 플러그의 하부 면적은 최소의 면적으로 형성하고 상부 면적은 후속 공정에 대한 공정 마진을 넓히기 위해 하부 면적보다 넓게 형성하는 예컨대, 랜딩플러그 콘택(LPC : landing plug contact) 기술이 사용되고 있다. 그러나, 이러한 랜딩플러그 콘택 기술은 고종횡비를 갖는 구조물 사이를 식각하는데 어려움이 있어, 자기정렬콘택(SAC : self aligned contact) 공정을 적용하는 랜딩플러그 콘택 기술이 도입되었다. 도 1a 내지 도 1e는 종래 기술에 따른 자기정렬콘택 공정을 적용한 랜딩플러그 콘택 형성방법을 설명하기 위해 도시한 공정단면도이다. 먼저, 도 1a에 도시된 바와 같이, 소자분리막(미도시)과 웰(미도시) 등이 형성된 반도체 기판(10) 상에 게이트 절연막(11), 게이트 전극층(12) 및 게이트 캐핑막(13)이 적층된 구조의 게이트 패턴(15)을 형성한다. 이때, 게이트 절연막(11)은 실리콘 산화막 등의 통상적인 산화막 계열의 물질을 이용하고, 게이트 전극층(12)은 통상 폴리실리콘, W, WN 및 WSiX(X는 1 내지 10)중 어느 하나의 물질 또는 이들의 조합 형태로 형성한다. 또한, 게이트 캐핑막(13)은 후속 랜딩플러그 콘택홀 형성시 게이트 전극층(12)을 보호하기 위한 것으로서, 실리콘 질화막(SiN) 또는 실리콘 산화질화막(SiON) 등의 질화막 계열의 물질을 사용한다. 이어서, 이웃하는 게이트 패턴(15) 간의 기판(10)에 소스/드레인 영역(미도시)을 형성한 후, 게이트 패턴(15)의 양측벽에 스페이서(16)를 형성한다. 이후, 게이트 패턴(15)을 포함한 기판(10) 상부 전면에 포토레지스트(17)를 도포한다. 이어서, 도 1b에 도시된 바와 같이, 노광 및 현상공정을 실시하여 포토레지스트 패턴(17A)을 형성한다. 이때, 포토레지스트 패턴(17A)은 랜딩플러그 콘택이 형성될 랜딩플러그 콘택 예정지역을 덮는 구조로 형성한다. 이어서, 도 1c에 도시된 바와 같이, 포토레지스트 패턴(17A)을 포함한 기판(10) 상부 전면에 층간절연막(19)을 증착한 후, 포토레지스트 패턴(17A)의 상부 표면이 노출되도록 에치백(etchback) 공정을 실시하여 층간절연막(19)을 식각한다. 층간절연막(19)은 산화막으로 이루어진다. 이어서, 도 1d에 도시된 바와 같이, 스트립(strip) 공정을 실시하여 포토레지스트 패턴(17A)을 제거한다. 이로써, 랜딩플러그 콘택 예정지역에 랜딩플러그 콘택홀(20)이 형성된다. 이어서, 도 1e에 도시된 바와 같이, 랜딩플러그 콘택홀(20)을 매립시키는 랜딩플러그 콘택(21)을 형성한다. 예컨대, 랜딩플러그 콘택홀(20)이 매립되도록 층간절연막(19) 상에 콘택물질을 증착한 후, 이를 평탄화하여 랜딩플러그 콘택(21)을 형성한다. 그러나, 이와 같은 종래기술에 따라 랜딩플러그 콘택(21)을 게이트 패턴(15)에 자기정렬시켜 형성하는 데에는, 다음과 같은 여러가지 어려움이 따른다. 첫째, 포토레지스트 패턴(17A)을 형성하기 위한 노광공정을 실시하기 위해서는 포토레지스트(17) 상부 표면이 평평해야 하는데, 이러한 평평한 표면을 얻기 위해서는 포토레지스트(17)의 두께를 어느 정도 확보해야 한다. 그러나, 점차 고집적화되는 반도체 소자의 패턴 간 사이즈가 감소하면서 포토레지스트(17)의 두께 또한 감소하게 되어 상부 표면이 평평한 포토레지스트(17)를 얻기란 거의 불가능하다. 특히, ArF 포토레지스트 사용시에는 더욱 불가능하다. 둘째, 포토레지스트(17) 자체의 상부 표면이 완전히 평평하더라도 하부구조물인 게이트 패턴(15)의 토폴로지(topology)로 인하여 포토레지스트(17)가 불균일한 두께로 도포되므로 정상적인 포토레지스트 패터닝(patterning)이 어렵다. 이러한 문제는, 패턴 간 사이즈가 감소할수록 더욱 심각해진다. 셋째, 포토레지스트 패턴(17A) 상부에 산화막을 증착하기 때문에 포토레지스트 패턴(17A)이 산화막의 증착 온도에 영향을 받는다. 따라서, 증착 온도가 낮은 산화막만을 이용해야 한다는 제약이 따른다. 결국, 종래 기술에 따르면 상기와 같은 어려움으로 인하여 이웃하는 게이트 패턴(15) 사이의 랜딩플러그 콘택 예정지역을 정의하기 위한 포토레지스트 패턴(17A) 형성이 어려워져 랜딩플러그 콘택(21)과 게이트 패턴(15)이 서로 단락(short)되는 문제가 발생한다.