반도체 장치 및 그 제조 방법 document_id A220623039851

본 발명은 반도체 장치 및 그 제조 방법에 관한 것이며, 특히, 웨이퍼 레벨로 패키지화된 시스템 인 패키지(SiP)로 불리는 형태의 반도체 장치 및 그 제조 방법에 관한 것이다. 디지털 비디오 카메라, 디지털 휴대 전화, 혹은 노트북 PC 등, 휴대용 전자기기의 소형화, 박형화, 경량화에 대한 요구는 강해질 뿐이며, 이것에 부응하기 위해서 근래의 VLSI 등의 반도체 장치에 있어서는 3년에 7할의 축소화를 실현해 온 한편으로, 이러한 반도체 장치를 프린트 배선 기판상에 실장(實裝)한 전자 회로 장치로서도, 실장 기판(프린트 배선 기판)상의 부품의 실장 밀도를 얼마나 향상시킬지가 중요한 과제로서 연구 및 개발이 이루어져 왔다. 예를 들면, 반도체 장치의 패키지 형태로서는, DIP(Dual Inline Package) 등의 리드 삽입형으로부터 표면 실장형으로 이행하고, 또 반도체 칩의 패드 전극에 땜납이나 금 등으로 이루어지는 범프(돌기 전극)를 설치하고, 페이스 다운으로 범프를 거쳐서 배선 기판에 접속하는 플립 칩 실장법이 개발되었다. 게다가, 반도체 기판(칩) 상에 형성되는 재(再)배선층을 절연하는 절연층의 층간에, 능동 소자를 포함한 전자 회로 등이 형성된 반도체 칩이나, 정전(靜電) 용량 소자 및 코일 등의 수동 소자가 삽입되며, 웨이퍼 레벨로 패키지화된 시스템 인 패키지(SiP)로 불리는 복잡한 형태의 패키지로 개발이 진행되고 있다. 상기 SiP의 구성이나 제조 방법은, 예를 들면 특허 문헌 1~3에 개시되어 있다. 상기의 능동 소자를 가지는 반도체 칩이 절연층속에 삽입되어 있는 타입의 웨이퍼 레벨 SiP의 제조 방법으로서는, 예를 들면, 기판상에 반도체 칩을 탑재하고, 스핀 코트 혹은 인쇄 등에 의해 감광성의 수지로 반도체 칩을 삽입하여 절연층을 형성하고, 취득된 절연층을 노광 및 현상에 의해 패터닝하여 반도체 칩의 패드 전극을 개구(開口)하고, 도금 처리 등으로 개구부내에 도전층을 삽입하여 재(再)배선층을 형성한다. 상기 SiP의 제조 방법에서는, 반도체 칩을 삽입하고 있는 수지로 이루어지는 절연층을 형성하는 공정에 있어서, 50㎛ 이상의 두께로 절연층의 형성을 실시하기 위해서는 높은 점도(粘度)의 수지가 필요하고 스핀 코트 1회의 도포에서의 막 두께는 최대 100㎛가 한계이며, 예를 들면 수 100㎛의 반도체 칩의 판 두께에 맞추어서 절연층을 두껍게 형성하는 경우에는, 1회 도포할 때마다 가(假)건조를 실시하고, 1번째의 층이 2번째의 도포 공정에서 용해하는 것을 방지하여 막 두께를 확보할 필요가 있다. 상기와 같이 하여 두꺼운 반도체 칩을 수지의 절연층에서 삽입한 공정 다음, 반도체 칩의 패드 전극을 개구하도록 패터닝하기 위한 노광 공정에 있어서, 노광량은 노광해야 할 수지 절연막의 막 두께에 따라서 크게 하지 않으면 안 된다. 이 결과, 노광량을 크게 하는 것에 기인하여 패턴 손상이 발생해 버리고, 안정된 패터닝을 실시하는 것이 곤란해진다. 특히, 판 두께가 다른 복수의 반도체 칩을 공통의 수지 절연층에서 삽입하는 경우, 반도체 칩의 패드 전극까지의 깊이가 다르므로, 노광시의 초점심도가 다르고, 양 패드 전극에 초점을 맞추어서 각각 높은 해상도로 개구부를 형성할 수 없다고 하는 문제도 있다. 이 때문에 종래 방법에서는, 동일한 판 두께의 반도체 칩 밖에 탑재할 수 없었다. [특허 문헌 1]특개2005－175402호 공보 [특허 문헌 2]특개2005－175320호 공보 [특허 문헌 3]특개2005－175319호 공보