ＤＵＴ를 테스트하도록 구성되는 캐루셀과 이를 포함하는테스터 및 테스트 방법 document_id A220623039876

본 발명은 전기적 신호를 인가하고 측정함으로써 전자 회로를 테스트하는 장치, 시스템 및 방법 분야에 관한 것으로, 보다 구체적으로는, SOC(system-on-chip) 또는 다른 집적 회로를 테스트하는 캐루셀(carousel) 장치, 시스템 및 방법에 관한 것이다. 적절한 기능성과 신뢰성을 보장하기 위해, 제조업자는 전형적으로 SOC 집적 회로(IC)를 고객에게 전달하기 전에 SOC IC를 테스트한다. 일반적으로 SOC IC를 테스트하는 데 이용되는 어떤 시스템은 애질런트 93000 SOC 테스터로서, 병행 테스트를 지원한다. 애질런트 93000 SOC 테스터의 일부는 Hirschmann의 "Measuring and/or calibrating a Test Head"라는 명칭의 미국 특허 제 6,756,778 호, Botka 등의 "Blind Mate Connector for an Electronic Circuit Tester"라는 명칭의 미국 특허 제 5,558,541 호 및 Veteran 등의 "Docking System for an Electronic Circuit Tester"라는 명칭의 미국 특허 제 5,552,701 호에 설명되어 있다. 도 1에 도시된 바와 같이, 애질런트 93000 SOC 테스터(100)는 DUT(Device under test) 인터페이스(120)를 구비하는 테스트 헤드(110), 테스트 헤드(110)의 위치를 정하는 조종기(manipulator)(130), 밑에 있는 DUT 인터페이스(120)에 플러그를 꽂는 DUT 보드(150), 테스트 헤드(110)에 전력을 공급하는 지지대(support rack)(140), 테스터(100)에 사용자 인터페이스로서 제공하는 냉각수와 압축 공기(도면에 도시 생략) 및 컴퓨터 워크스테이션(도면에 도시 생략)을 포함한다. 테스트 헤드(110)는 시스템에서 중요한 부품이며, 테스터 전자 제품 및 추가 아날로그 모듈을 포함한다. 테스트 헤드(110)는 512개의 핀 또는 1024개의 핀으로 구성될 수 있다. 512 핀 테스트 헤드는 4개의 카드 케이지(cage)를 지탱하는 한편, 1024 핀 테스트 헤드는 8개의 카드 케이지를 지탱한다. 각 카드 케이지는 8개의 디지털 보드 또는 8개의 아날로그 모듈을 각각 포함할 수 있다. 하나의 보드는 16개의 핀을 구비하므로, 케이지당 128개의 핀이 되는 것이다. 따라서, 4-케이지 테스트 헤드는 512개의 핀을 포함하고, 8-케이지 테스트 헤드는 1024개의 핀을 포함한다. DUT는 DUT 보드(150) 위에 장착되어, DUT 인터페이스(120)에 의해 I/O 채널에 접속된다. DUT 인터페이스(120)는 DUT 보드(150)와 전기적 접속을 설정하는 스프링 접촉핀(포고핀) 및 고성능 동축 케이블로 이루어져 있다. DUT 인터페이스(120)는 핸들러(handler) 및 웨이퍼 프로버(wafer prober)에 도킹(docking) 능력을 제공한다. 도킹 메커니즘은 압축 공기(도면에 도시 생략)에 의해 제어되고, 만일 원한다면 수동으로 작동될 수 있다. 테스트 헤드(110)는 수냉되고(water-cooled) 지지대(140)로부터 냉각수 공급을 받음으로써, 차례로 2개의 유동적 호스에 의해 냉각 유닛(도면에 도시 생략)에 연결된다. 범용 조종기(130)는 테스트 헤드(110)를 지탱하고 위치를 정한다. 조종기(130)는 테스트 헤드(110)와 핸들러 또는 웨이퍼 프로버 사이의 정확하고 반복적인 접속을 위해 6개의 자유도를 제공한다. 지지대(140)는 조종기(130)에 부착되고 테스트 헤드(110)와 AC 전력, 냉각수 및 압축 공기 사이의 인터페이스로서 제공된다. 테스터(100)는 추가적인 아날로그 기계를 설치하는 아날로그 지지대와 같은 추가적인 지지대도 포함할 수 있다. HP-UX 워크스테이션(도면에 도시 생략)은 사용자와 테스터(100) 간의 인터페이스로서 제공될 수 있다. 현재, 리눅스 또는 기타 워크스테이션과 같은 다른 적절한 운영 체제가 확실히 사용될 수 있지만, 애질런트 93000 SOC 시리즈 스마트테스트 소프트웨어는 HP-UX 운영 체제 하의 HP-UX 워크스테이션에서 동작한다. 스마트테스트는 설정 및 테스트 데이터가 테스트 시스템으로 다운로드되는 것을 가능하게 하고, 이러한 정보의 편집도 가능하게 한다. 모든 테스트는 테스트 시스템에서 실행된다. 결과는 워크스테이션에 의해 다시 판독되고 모니터 상에 표시된다. 테스트 프로세서는 일단 테스트 프로그램이 실행되기 시작하면 워크스테이션과는 상관없이 동작하므로, 테스트 프로그램 실행 동안에, 전형적으로 업로드 및 다운로드는 필요하지 않다. 워크스테이션에서, 진단 프로그램(a diagnostic program)은 시스템을 체크하거나 문제의 원인을 식별하기 위해 실행될 수 있다. 테스터(100)의 구성은 테스트 헤드의 특정 채널에 디지털 채널 보드, 전력 공급 및 아날로그 기계를 할당하는 것과 테스트 헤드 외부에 (AMC(alternate mater clock)와 같은) 관련 메인프레임 부품을 제공하는 것을 수반한다. 테스트 헤드 전자 제품의 부품은 다양한 DUT에 전력을 공급하고, 측정을 수행한다. 일부 테스트 헤드 기능 및 키 성분은 다음과 같다. ㆍ DC/DC 변환 및 공급 전압 분배 ㆍ 광섬유 케이블을 통해 워크스테이션에 인터페이싱 ㆍ 데이터 버스, 어드레스 버스 및 제어 버스를 통해 내부 통신 ㆍ 통신 클록 생성 및 분배 ㆍ 마스터 클록 생성 및 분배 ㆍ 고정밀 파라메트릭 측정 유닛(HPPMU) ㆍ 외부 클록에 인터페이싱 ㆍ DUT에 전력 공급 ㆍ 채널 측정 플랫폼 내의 각 핀은 주기, 타이밍, 레벨, 패턴 및 시퀀싱을 제공하여, 각 테스터 핀이 다수의 상이한 모드로 독립적으로 동작할 수 있게 한다. 테스트 소스를 공유하는 대신에, 모든 핀은 클록, SCAN, BIST-제어, 기능, APG, 및 디지털 소스와 캡처를 포함하는 테스트 모드 전체를 지원한다. 테스터(100)에서 이러한 유동성은 핀을 가상 포트로 온-더-플라이(on-the-fly) 그룹화하여 타깃 IP 블록을 테스트한다. 이에 따라, 플랫폼은 다수의 블록을 동시에 테스트할 수 있다. 일단 테스트가 완료되면, 테스터 핀은 즉시 재구성되고 새로운 포트 구성으로 조립되어 완전히 다른 테스트 세트를 수행한다. 테스터(100)의 아키텍처는 서로 다른 시퀀싱 및 디지털 데이터 레이트를 갖는 12개의 포트에서 잠재적으로 병행 테스트하는 것을 지원한다. 테스터(100)의 핀당 테스트 프로세서 아키텍처는 테스터가 스케일링 가능한 플랫폼으로서 기능을 할 수 있게 한다. 테스터(100)는 RF 신호, 아날로그 신호, 디지털 신호 및 혼합 신호를 포함하는 테스트 기술을 지원하는데, 각각 충분히 함께 사용될 수 있다. 도 2는 테스트 헤드(110) 위에 DUT 보드(150)를 배치하고, 패키징 부품 DUT 보드(150) 상에 DUT(160)를 배치하는 것을 도시한다. 도 3에 도시된 바와 같이, DUT(160)가 DUT 보드(150) 상에 바로 배치되는 도 2의 패키징 부품 DUT 보드(150)를 이용하는 대신에, 웨이퍼 프로버 DUT 보드(155)가 DUT 인터페이스(120)의 상부에 배치된다. 이어서 다수의 부품(포고탑(165), 프로브 카드(180) 및 웨이퍼(190))가 웨이퍼 프로버 DUT 보드(155)의 상부에 적층된다. DUT 보드(155), 보강재(stiffener) 조립품(170) 및 포고탑(165)은 함께 웨이퍼 프로버 인터페이스(WPI)를 구성하는데, 이 WPI는 2가지의 크기(9.5¨WPI 및 12¨WPI)로 제조된다. WPI DUT 보드(소형 및 대형, 512개 또는 1024 개의 핀에 대응함)는 포고탑(165)의 포고핀에 테스트 헤드 전자 제품의 포고핀을 연결한다. 이것은 포고탑 프로브 카드의 원형 접촉 레이아웃에 테스트 헤드의 직사각형 포고핀 레이아웃을 매핑한다. 애질런트에 의해 제공되는 표준 DUT 보드는 보드를 식별하는 EEPROM을 포함한다. 맞춤 WPI DUT 보드는 서로 다른 핀 매핑을 가질 수 있고, 다수의 핀을 연결할 수 있으며, 중계기 및 필터 회로를 제공할 수 있다. 테스터(100) 상에서 테스트되는 SOC IC는 테스트 헤드(110)로 하나씩 로딩되거나, 테스트 헤드(110)에 삽입되는 DUT 보드(150)로 하나씩 로딩된다. 이어서 SOC IC가 테스트 헤드(110) 또는 테스트 헤드(110)에 플러그가 꽂히는 DUT 보드(150)로부터 하나씩 제거되는 것이 완료된 후에, 각 SOC IC에서 전기적 테스트가 수행된다. SOC IC는 테스트 헤드(110) 또는 DUT 보드(150)에 삽입되거나 이로부터 제거되어, IC의 전기적 테스트는 발생하지 않는다. 테스트 헤드(110) 또는 DUT 보드(150)에 대해 DUT를 로딩 및 언로딩하기 위해 DUT당 필요한 시간을 감소시킴으로써 총시간이 감소하므로, SOC IC를 테스트하는 데 필요한 비용도 절감될 것임을 확인할 수 있다. 이를 위해 SOC IC를 테스트하는 데 걸리는 시간이 짧고, 테스트 헤드(110) 또는 DUT 보드(150)로부터 로딩 및 언로딩하는 데 걸리는 시간이 동일한 SOC IC 전자 회로 테스터가 필요하다.