캐패시터의 하부전극 분리 방법 document_id A220623040151

본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체소자의 하부전극 분리 형성 방법에 관한 것이다. 메모리 소자의 고집적화, 소형화 및 고속화에 따라 캐패시터가 차지하는 면적이 감소하고 있으며, 비록 반도체 소자가 고집적화 및 소형화되더라도 반도체 소자를 구동시키기 위한 캐패시터의 정전 용량은 최소한 확보되어야한다. 최근에 반도체소자의 크기가 nm급 극미세소자까지 작아짐에 따라 소자의 개발공정에서 캐패시터의 용량 확보를 위해 캐패시터산화막(Capacitor oxide)의 높이가 높아지는 추세이다. 따라서, 콘케이브 형(Concave type) 대비 동일 높이에서 캐패시터의 용량을 증가시킬 수 있는 실린더형(Cylinder type) 하부전극(Storage node)을 적용하면 극미세소자에서도 정전 용량 확보에 유리하다. 도 1a 및 도 1b는 종래기술에 따른 캐패시터의 제조 방법을 간략히 도시한 도면이다. 도 1a를 참조하면, 반도체기판(11) 상부에 층간절연막(12)을 형성하고, 층간절연막(12)을 관통하는 스토리지노드콘택플러그(SNC Plug, 13)를 형성한다. 이어서, 층간절연막(12)상에 식각배리어막(14)과 희생막(15)을 적층한다. 여기서, 희생막(15)은 캐패시터산화막으로 일컫는다. 이어서, 희생막(15)과 식각배리어막(14)을 식각하여 스토리지노드콘택플러그(13)를 개방시키는 스토리지콘택을 형성한 후, 전면에 하부전극으로 사용되는 도전막을 증착한다. 이어서, 스토리지노드 분리 공정을 진행하여 희생막(15)의 상부에 증착되어 있는 도전막을 제거한다. 이로써, 도전막으로 된 하부전극(16)이 형성된다. 도 1b에 도시된 바와 같이, 딥아웃(Dip out)과 같은 습식 식각 공정을 통하여 희생막(15)을 제거한다. 이로써, 실린더형 하부전극(16)이 형성된다. 이어서, 유전율이 높은 유전체(17)를 증착한 후, 캐패시터의 상부 전극(18)을 형성하여 실린더형 캐패시터를 형성한다. 위와 같은 캐패시터 형성 공정 중 하부전극 분리 공정 진행시 하부전극 상부의 도전막이 이상 식각이 진행되어 스토리지 콘택 측벽에서 하부전극의 상부가 첨단화(''A'' 참조)되는 문제가 발생한다. 도 2는 종래기술에 따른 하부전극의 첨단화 현상을 나타낸 사진으로서, 하부전극의 상부에서 첨단현상이 발생하고 있다. 이와 같은 하부전극의 상부가 첨단화됨에 따라 후속 딥아웃에 의하여 희생막(15)을 모두 제거할 때(Dip Out) 첨단 부분의 단락에 의하여 실린더형 하부전극간의 브릿지(Bridge)를 일으키는 원인으로 작용한다.