에피실리콘층과 코발트질화막을 이용한코발트다이실리사이드 에피층 형성 방법 document_id A220623040169

본 발명은 반도체소자의 제조 방법에 관한 것으로, 특히 코발트다이실리사이드 에피층(CoSi2 epi layer)의 형성 방법에 관한 것이다. 초고집적회로에 사용되는 트랜지스터의 소스/드레인 및 게이트 전극의 접촉저항을 낮추기 위한 샐리사이드(Salicide) 공정에 코발트실리사이드(CoSi2)가 사용되고 있다. 특히 낮은 누설전류와 우수한 열적안정성의 장점으로 인해 기판과 정합을 이루는 에피택시층의 코발트실리사이드가 연구되고 있다. 실리콘 메모리소자에서 코발트실리사이드 형성방법에 관한 종래 기술로서 한국특허출원 1993-0021059호, 1993-0000616호, 1993-0028017호 등에 조준된 (collimated) 스퍼터링법에 의하여 실리콘 기판 위에 코발트 금속을 증착시킨 후 저온 열처리로 ''CoSi''을 형성하고 미반응 코발트를 제거한 다음 고온 열처리를 거쳐 ''CoSi''을 ''CoSi2''으로 성장시키는 방법이 개시되어 있다. 그러나, 이들 종래기술의 ''CoSi2''은 다결정 형태로 성장이 되며 다결정의 CoSi2은 결정립 입계(grain boundary)를 통하여 코발트가 실리콘 기판으로 빠르게 확산하여 CoSi2와 실리콘 기판의 계면이 불균일하게 된다. 이러한 CoSi2와 실리콘기판의 계면의 불균일이 심한 경우, 소스/드레인의 PN 접합층 내부까지 CoSi2이 침투하여 소스/드레인에서 결함 발생과 접합누설전류를 증가시키는 문제가 있다. 이 문제를 해결하기 위해서는 두께가 균일한 CoSi2을 형성하여야 하며 특히, MOS 트랜지스터의 크기가 수십 나노미터크기로 감소함에 따라 소스/드레인의 PN 접합도 수십 나노미터로 얇아지므로 CoSi2 두께의 균일성은 보다 더 필수적이다. 균일한 CoSi2층 두께와 깨끗한 CoSi2/실리콘 계면을 구현하기 위해서 코발트다이실리사이드 에피층(CoSi2 epi layer)의 형성이 필요하며, 이를 위해서 코발트 금속과 실리콘 기판 사이에 중간층을 도입하고 있다. 코발트와 실리콘 기판 사이에 중간층을 이용하는 것으로서 김선일(S. I. Kim, Journal of The Electrochemical Society, 153(5) G506-G510, 2006, 한국공개특허 10-2005-0060454호 참조) 등은 코발트-질소 박막을 이용하여 CoSi2 에피층을 성장시켰다. 이 외에도 카본이나 티타늄 등을 이용한 CoSi2 에피층을 형성하는 방법이 있다. 그러나 위의 방법은 구조적으로 CoSi2 에피층의 성장에 의한 소스/드레인의 얕은 접합(shallow junction) 효과로 인한 누설 전류 증가가 따른다. 코발트 실리사이드에 의한 누설 전류를 감소시키는 다른 방법으로는 소스/드레인 상부에 에피 실리콘을 형성시켜 소스/드레인을 엘리베이트(elevated source drain, ESD) 시키고 이 에피 실리콘을 코발트 다이실리사이드(CoSi2)화하는 방법이 있다. 그러나, 이와 같이 에피실리콘을 코발트다이실리사이드화하는 방법은 에피 실리콘 사이 계면에서의 누설전류 증가가 뒤따른다.