반도체 제조시 웨이퍼를 지지하는 홀더 document_id A220623041499

통상적인 웨이퍼 홀더들이 미국특허 제4,821,674호 및 제5,427,620호에 기술되어 있다. 이들 웨이퍼 홀더들은, 통상적으로 집적 회로의 제조시 다양한 웨이퍼 프로세스 동안 단일 기판 웨이퍼를 지지하는데 사용된다. 이러한 프로세스 응용례들은, "CVD"(chemical vapor deposition) 및 "PVD"(physical vapor deposition)와 같은 실리콘 응용 프로세스, 고온 에칭 처리 및 "RTP"(rapid thermal processing)와 같은 반도체 웨이퍼 기판의 처리에 사용되는 열적 처리 응용례 등을 포함할 수도 있다. 프로세스 시간을 절감하기 위하여, 기판 웨이퍼들은 상승된 온도에서 로딩되어야 하고, 웨이퍼들이 편평하고, 매끈하고, 깨어지지 않은 표면상에 배치되는 경우, 열-관련 대류는 균일하게 기판이 균일하게 세틀링(settle)되도록 하는 능력에 영향을 미친다. 따라서, 상술된 특허들에 나타낸 바와 같이, 통상적으로 일련의 교차 채널들(intersecting channels)은 기계가공되거나, 그렇지 않으면 홀더의 웨이퍼 접촉면에 적용되는데, 이렇게 하는 의도는 기판과 홀더 사이에 가스의 자유 유동을 제공하여 로딩과 언로딩 작업 중에 기판의 바람직하지 않은 이동을 회피하기 위한 것이다. 교차 채널들의 존재는, 고온의 가스들이 웨이퍼 아래로부터 벗어나도록 함으로써 기판 세틀링의 문제(issue)를 완화시킨다. 교차 채널들은 또한 베르누이 원리를 사용하여 웨이퍼들의 로딩을 촉진시킨다. 상술된 특허들은 단지 제한된 수의 교차 채널들을 갖는 웨이퍼 홀더를 나타내고 있다. 하지만, 실제에 있어, 홀더가 지지하는 기판 웨이퍼의 표면에 걸쳐 균일한 온도 프로파일을 유지할 필요성으로 인하여 요구되는 채널들의 개수는 매우 많다. 또한, 프로세스 웨이퍼로의 이미지 전사(image transfer)와 같은 문제들을 회피하는데 결정적인 채널링된 표면의 균일성을 유지하는 것은 어렵다. 온도의 균일성 및 이미지 전사의 문제 둘 모두는, 증착된 코팅들과 함께 프로세스 웨이퍼의 적절한 전기적 물리적 특성들을 보장하기 위해 회피되어야 한다. 미국특허 제5,403,401호는 도 1a-1c에 통상적인 예시가 도시된, 밑에 위치하는(underlying) 일련의 교차 채널들을 갖는 기판 접촉면으로 만들어진 웨이퍼 홀더와 관련한 여러 제조상의 문제들에 대해 언급하고 있다. 특별하게는, 이 디자인의 웨이퍼 홀더들은 채널들이 홀더의 일 면상에만 존재한다면 제조시 평탄성을 유지하기가 어렵다. 기계가공후에, 통상적으로 흑연으로부터 기계가공되는 웨이퍼 홀더들은 고온에서 CVD에 의해 증착되는 실리콘 카바이드(SiC)를 수용한다. 홀더가 실온으로 냉각되면, 홀더 기판과 코팅간의 수축도의 차이(differential shringkage)는 일반적으로 소정 상태의 응력을 야기하는데, (기판과 코팅의 특성들에 따라 이러한 응력 상태가 반전될 수도 있으나) 코팅은 압축하게 있고 기판은 인장하에 있게 된다. 발전되는 응력의 양은 부분적으로 표면적에 달려 있다. 결과적으로, 일 면만이 기계가공되는 경우 존재할 수 있는 것과 같이, 동일 홀더의 두 면들간의 큰 표면적 차이는 큰 응력차를 야기하고, 나아가 왜곡(distort)이나 래핑(wrap)을 야기할 수 있다. 이러한 문제를 완화시키기 위하여, 상술된 특허는 유사한 세부적 기계가공(machining detail)을 웨이퍼 홀더의 양 면에 부가하여, 응력차이를 회피하도록 하고 부품이 코팅후에 평탄하게 유지될 수 있도록 하는 방법을 제안하고 있다. 불행히도, 웨이퍼 홀더의 양 면에 세부적 기계가공을 부가하는 것은 그것의 제조 비용을 현격히 증가시킬 수 있다. 상술된 특허에 언급된 또 다른 해법은, 두 대향면간에 제어된 코팅의 차이가 유지되도록 코팅의 두께를 적응(tailor)시키는 것이다. 원리적으로는, 이것이 적절한 방법(fix)이나, 실제적으로는 면들간에 일정한 코팅 두께 차이를 유지시키는 것은 어려울 수 있다. 또한, 요구되는 두께 차이의 양은 홀더 기판과 표면 코팅간의 열팽창계수("CTE") 차의 함수이다. 불행하게도, 흑연과 같은 특정 홀더 기판 재료는 소정 범위에 걸쳐 있는 CTE를 가지며, 이는 이 프로세스를 어렵게 만든다. 예를 들어, 석연에 대한 범위는 그것의 제조시 사용되는 코크의 타입, 바인더 레벨, 입자 사이징(particle sizing) 및 처리 온도에 의한 영향을 받는다. 또한, 웨이퍼의 표면에 걸쳐 균일한 온도 프로파일을 유지하고 기판 웨이퍼의 뒷면에 대한 여하한의 마킹들을 최소화시키기 위하여, 웨이퍼 홀더와 기판 웨이퍼간의 전체 접촉면적을 최소화시킬 필요가 있다. 전체 접촉면적을 최소화시키기 위하여, 채널들의 개수는 의도적으로 높으며, 이는 채널 교차부들에 형성되는 격자들이 작게 유지된다는 것을 의미한다. 웨이퍼 기판을 위한 지지부를 제공하는 것은 채널들에 의해 형성되는 이러한 개별 격자 영역들의 최상부이다. 작은 격자들을 갖는 문제점은, 그들이 홀더 표면의 상대적로 약한 영역들이고, 따라서 손상되기 쉽다는 점이다. 나아가, 이것은 1이상의 격자가 손상된다면 웨이퍼 홀더의 수명에 영향을 미칠 수 있다. 1이상의 면들상에 많은 수의 교차 채널들을 갖는 웨이퍼 홀더들의 추가적인 단점은, 이러한 웨이퍼 홀더가 표면 코팅에서 핀홀이 성장(develop)하기 더욱 쉽다는 점이다. 이는, 또한 일단 코팅이 브리칭(breach)되면, 코팅 아래의 기판이 프로세스 환경에 노출되기 때문에 웨이퍼 홀더에 불량을 야기할 것이다. 보다 많은 개수의 채널을 갖도록 기계가공된 부분들상에서의 표면 코팅을 통한 핀홀들의 보다 많은 발생은 세정 문제와 함께 코팅 두께의 변동으로 인한 것이며, 이는 세부적 기계가공의 기반에서 더욱 문제가 된다. (핀홀의 형성은 홀더의 사용시 시간 주기에 걸쳐 발생된다. 이는 일반적으로 세정에 의해 영향을 받을 수 있는 표면 부식의 문제이다.) 많은 수의 교차 채널들을 갖도록 기계가공된 웨이퍼 홀더에 대한 마지막 단점은, 그것이 흔히, 특히 큰 직경의 웨이퍼 및/또는 보다 높은 레벨의 온도 균일성을 필요로 하는 낮은 온도의 프로세스에 대해, 기판 웨이퍼와 접촉하는 홀더의 면내에 오목한 형상의 프로파일을 기계가공할 필요가 있다는 점이다. 많은 양의 표면의 세부적부분들의 존재는 이러한 프로파일을 기계가공하는 것에 대한 복잡도를 증대시키고, 나아가 그 부분의 비용을 부가시킨다.