반도체 디바이스용 기판 세정액 및 세정방법 document_id A220623042843

마이크로 프로세서, 메모리, CCD 등의 반도체 디바이스나 TFT 액정 등의 플랫 패널 디스플레이 디바이스의 제조 공정에서는, 규소나 산화규소 (SiO2), 유리 등의 기판 표면에 서브 마이크론～서브 0.1 마이크론의 치수로 패턴 형성이나 박막 형성을 수행하고 있어, 제조의 각 공정에서 그 기판 표면에 있는 미량의 오염을 저감하는 것이 매우 중요한 과제로 되어 있다. 기판 표면의 오염 중에서도 특히 파티클 오염, 유기물 오염 및 금속 오염은 디바이스의 전기적 특성이나 수율을 저하시키기 때문에 다음 공정으로 넘어가기 전에 최대한 저감할 필요가 있다. 이러한 오염의 제거에는 세정액에 의한 기판 표면의 세정이 일반적으로 실시되고 있다. 이 세정에는, 고청정한 표면을 부작용없이 단시간에 양호한 재현성 및 저비용으로 세정할 것이 요구된다. 그리고, 이 요구 레벨이 최근의 디바이스의 고집적화, 저가격화와 함께 점점 엄격해지고 있다. 최근의 반도체 디바이스 제조 공정에서는, 디바이스의 고속화ㆍ고집적화를 위해 배선으로서 저항치가 낮은 새로운 금속 재료 (Cu 등), 층간절연막으로서 저유전율 (Low-k) 재료가 도입되어 있다. 또한, 배선을 형성하기 위해서는 CMP (Chemical Mechanical Polishing) 기술의 적용이 진행되고 있다. 공정 사이의 세정에서는, 종래의 산성 또는 알칼리성 용액과 과산화수소를 혼합한 RCA 세정은 배선 재료가 부식되어 버리기 때문에 이것을 사용할 수는 없다. 또한 대부분의 저유전율 절연막이, 표면이 소수성이기 때문에 세정액을 튕겨 버려서 세정하기 곤란하다. 또 CMP 공정 후의 세정에 있어서는, CMP 에 사용하는 슬러리 (연마 입자) 가 배선이나 저유전율 절연막의 표면을 오염시키는 문제가 있다. 이들 과제를 해결하기 위해서, 종래부터 여러가지 세정 기술의 적응이 시도되고 있다. 예를 들어, 표면의 천이금속을 부식시키지 않고 파티클 오염이나 금속 오염을 제거할 수 있는, 특정 구조를 가진 계면활성제를 함유하는 세정액이 제안되어 있다 (일본 공개특허공보 2001-284308호). 또한, 금속 배선을 갖는 기판에 흡착된 금속 불순물이나 파티클의 제거를 위해 분산제 및/또는 계면활성제에 유기산 화합물을 첨가한 세정액도 제안되어 있다 (일본 공개특허공보 2001-007071호). 그리고, 물을 적하했을 때의 표면의 접촉각이 70도 이상인 기판의 접촉각을 50도 이하로 하는 지방족 폴리카르복실산류와 계면활성제를 함유하는 세정액도 제안되어 있다 (일본 공개특허공보 2003-318150호). 또한, 금속 배선을 부식시키지 않고 파티클이나 금속 오염을 제거할 수 있는 유기산과 착화제 (complexing agent) 를 함유한 세정액도 제안되어 있다 (일본 특허 제3219020호). 그리고 또한, 표면 결함이 대폭 저감된 Cu 및 Cu 합금을 평탄화하는 효율적인 방법도 제안되어 있다 (일본 공개특허공보 2001-156029호). 또, 기판 표면을 부식시키지 않고, 기판에 부착된 미립자나 유기 오염을 제거하기 위해, 특정한 계면활성제와 물에 알칼리 또는 유기산을 첨가한 세정액도 제안되어 있다 (일본 공개특허공보 2003-289060호).