기능성 분자 소자 및 기능성 분자 장치 document_id A220623044329

종래, 전계의 작용하에서 기능을 발현하는 기능성 분자 소자의 분야에서, 크기가 1억분(億分)의 1미터(10-8m=10㎚) 정도의 미세 구조를 관찰, 제작(作製), 이용하는 기술인 나노테크놀로지를 이용하는 것이 연구되어 있다. 1980년대 후반에, 주사형(走査型) 터널 현미경(scanning tunneling microscope)이라 불리는 초고정밀도(超高精度)의 현미경이 발명되고, 원자 1개(個), 분자 1개를 볼 수 있도록 되었다. 주사형 터널 현미경을 이용하면, 원자나 분자를 관찰할 수 있을 뿐만 아니라, 1개씩 조작할 수가 있다. 예를 들면, 결정(結晶)의 표면에 원자를 늘어놓고(竝; arraying) 문자를 쓴 예 등이 보고되어 있다. 그러나, 원자나 분자를 조작할 수 있다고 해도, 막대(莫大)한 개수의 원자나 분자를 1개씩 조작해서, 신재료(新材料)나 디바이스를 조립(組立; assemble)하는 것은 실제적이지 않다. 원자나 분자나 그 집단(集團; group)을 조작해서, 나노미터 사이즈의 구조체를 형성하려면, 그것을 가능하게 하는 새로운 초미세(超微細; ultra-fine) 가공 기술이 필요하다. 그와 같은 나노미터 정밀도의 미세 가공 기술로서, 크게 나누어 2개의 방식이 알려져 있다. 하나는, 종래부터 여러가지 반도체 디바이스의 제조에 이용되어 온 방법으로, 예를 들면 큰 실리콘 웨이퍼를 한계까지 작고 정밀하게 깎아들어(削入; machined; 가공해) 가고, 집적 회로를 만드는(作入; 형성하는) 바와 같은, 이른바 톱다운형 방식(top-down system)이다. 다른 하나는, 극미(極微; miniscule size)의 단위인 원자나 분자를 부품으로 해서, 작은 부품을 쌓아올려서(組上; assemble; 조립해서) 목적(目的)의 나노 구조체를 제작하는, 이른바 보텀업형 방식(bottom-up system)이다. 톱다운형 방식에 의해서, 어느 정도 작은 구조체를 제작할 수 있는가라고 하는 한계에 관해서는, 인텔사(Intel Corporation)의 공동 창설자인 고든·무어(Gordon E. Moore)가 1965년에 제시한 유명한 무어의 법칙이 있다. 이것은, 「트랜지스터의 집적도(集積度)는 18개월에 2배(倍)로 된다」고 하는 내용이다. 1965년 이후, 반도체 산업계는, 30년 이상에 걸쳐서, 무어의 법칙대로 트랜지스터의 집적도를 높여 왔다. 미(美)반도체 공업회(SIA), 유럽 반도체 공업회, 일본 전자정보 기술 공업회, 한국 반도체 공업회 및 대만 반도체 공업회에서 발표한 금후(今後) 15년간의 반도체 산업의 로드맵 ITRS(International Technology Roadmap for Semiconductor)는, 무어의 법칙은 계속해서 유효하다고 하는 견해를 나타내고 있다. ITRS는, 2013년까지의 단기(短期) 로드맵과, 2020년까지의 장기(長期) 로드맵으로 이루어진다. 단기 로드맵은, 2013년에 반도체 칩의 프로세스 룰은 32㎚로, 마이크로 프로세서의 게이트 길이(長)는 13㎚로 된다고 하고 있다. 장기 로드맵은, 2020년에 반도체 칩의 프로세스 룰은 14㎚로, 마이크로 프로세서의 게이트 길이는 6㎚로 된다고 하고 있다. 반도체 칩은, 미세화할 수록 고속화하며, 동시에 전력(電力) 소비를 억제할 수 있다. 또, 1매(枚)의 웨이퍼로부터 취할(생산할) 수 있는 제품수도 많아지며, 생산 코스트도 내릴 수가 있다. 마이크로 프로세서의 메이커가, 신제품의 프로세스 룰과 트랜지스터 집적도를 겨루는 것도 그 때문이다. 삭제 1999년 11월, 미국의 연구 그룹이 미세화 기술의 획기적인 연구 성과를 밝혔다(명확하게 했다). 그것은, 미국 캘리포니아대학 버클리교(校)에서 컴퓨터 사이언스를 담당하는 첸밍·후(Chenming Hu) 교수 등의 그룹에 의해서 개발된, FinFET라고 이름지어진(명명된) FET(전계 효과 트랜지스터) 상(上)의 게이트의 설계 방법이다. 이 방법은, 종래에 비해서 400배의 개수의 트랜지스터를 반도체 칩 상에 형성하는 것을 가능하게 한다. 게이트는, FET의 채널에서의 전자(電子)의 흐름을 제어하는 전극(電極)으로, 현재의 일반적인 설계에서는 반도체의 표면에 평행하게 놓여지고, 채널을 한쪽측(片側)에서 제어하는 구조로 되어 있다. 이 구조에서는, 게이트가 일정(一定) 이상의 길이가 아니면 전자의 흐름을 차단할 수 없으므로, 그것을 위한 게이트 길이가 트랜지스터의 미세화를 제한하는 하나의 요인(要因)으로 된다고 생각되고 있었다. 이것에 대해서, FinFET는, 게이트를 채널의 양측에 걸치는(lying) 포크형(forked configuration)으로 해서 효과적으로 채널을 제어한다. FinFET의 구조에서는, 종래의 구조에 비해서, 게이트 길이와 트랜지스터를 더욱 작게 하는 것이 가능하게 된다. 같은(同) 연구 그룹이 제조한 프로토타입(prototype) FET의 게이트 길이는, 18㎚로, 현재의 일반적인 게이트 길이의 10분의 1이며, 이것은, ITRS의 장기 로드맵에서 나타내어진(제시된) 2020년의 사이즈에 필적(匹敵)한다. 또, 이 절반(半分)의 게이트 길이도 가능하다고 한다. 후(Hu) 교수 등은, 널리 반도체 업계에서 채용되어 갈 것을 기대해서 특허를 취득하지 않는다고 하고 있기 때문에, FinFET가 제조 기술의 주류(主流)로 되어 갈 가능성도 있다. 그렇지만, 「무어의 법칙」도, 얼마 안 있어(일간에는) 자연 법칙에 의거하는 한계에 부딪친다고도 지적되고 있다. 예를 들면, 현재 주류로 되어 있는 반도체 기술에서는, 실리콘 웨이퍼 상에 리소그래피 기술로 회로 패턴을 소부(燒付; print)해서, 반도체 칩을 제조(製造)한다. 보다 미세화하기 위해서는 해상도(解像度)를 올리지 않으면 안되고, 해상도를 올리기 위해서는, 보다 파장이 짧은 광을 이용하는 기술을 실용화하지 않으면 안 된다. 리소그래피 기술에서 이용할 수 있는 광의 파장에는 물리적인 한계가 있기 때문에, 그 한계를 돌파(突破)하기 위해서는, 별도(別; 다른)의 각도로부터의 브레이크스루(breakthrough)가 필요하게 된다. 또, 집적도의 증대에 의해서 반도체 칩 당(當)의 발열량이 너무 커지고, 반도체 칩이 오동작하거나, 열적(熱的)으로 파괴되어 버릴 염려도 있다. 또, 전문가의 예측에 따르면, 반도체 업계가 이대로 칩을 계속해서 작게 하면, 설비 코스트나 프로세스 코스트가 불어나고, 수율(步留; yield)의 악화도 있어서, 2020년 쯤에 경제적으로 성립되지 않게 된다고도 생각되고 있다. 상기와 같은 톱다운형 방식의 기술적인 벽을 타개하는 새로운 기술로서, 개개의 분자에 전자 부품으로서의 기능을 갖게 하려고 하는 연구가 주목을 모으고 있다. 단일 분자로 이루어지는 전자 디바이스(분자 스위치 등)이며, 보텀업형 방식으로 제작한다. 금속이나 세라믹스, 반도체에 대해서도, 보텀업형 방식으로 나노미터 사이즈의 구조체를 만드는 연구가 행해지고 있다. 그러나, 원래 1개 1개가 독립해 있어서, 형(形)의 틀림(違; difference; 차이), 기능의 틀림 등 수(數) 100만 종류에 이르는 다양성이 있는 분자야말로, 그것을 살리면(활용하면), 종래와는 전혀 다른(異) 특징을 가지는 디바이스(분자 디바이스)를, 보텀업 방식으로 설계하고 제작할 수가 있다. 예를 들면, 도전성(導電性) 분자의 폭은 불과(僅; slightly, minutely) 0.5㎚이다. 이 분자의 선재(線材)는, 현재의 집적 회로 기술로 실현되고 있는 100㎚ 정도의 선폭에 비해서, 수천배의 고밀도 배선(配線)을 실현할 수 있다. 또, 예를 들면 1개의 분자를 기억 소자로서 사용하면, DVD(Digital Video Disc)의 1만배 이상의 기록이 가능하게 된다. 분자 디바이스는, 종래의 반도체 실리콘과는 달리, 화학적 공정에서 합성한다. 1986년, 미츠비시 전기(三菱電氣)의 코에즈카 유지(肥塚裕至)는, 폴리티오펜(고분자)으로 이루어지는 세계 최초(世界初)의 유기(有機) 트랜지스터를 개발했다. 또, 미국 휴렛 팩커드(HP)사(社)와 캘리포니아대학 로스앤젤레스교의 연구 그룹은, 유기 전자 디바이스의 제조에 성공하고, 1999년 7월에 Science지(誌)에 발표되며, 그 내용은, 미국 특허 No. 6256767B1, 미국 특허 No. 6128214에서 구체적으로 개시되어 있다. 그들은, 유기 분자인 로택산(rotaxane) 수백만개로 이루어지는 분자막을 사용해서 스위치를 만들고, 이 분자 스위치를 서로 연결(繫合)해서, 기본적인 논리 회로인 AND 게이트를 제작했다. 또, 미(美)라이스대학과 예일대학의 공동 연구 그룹은, 전계 인가하(印加下)에서의 전자 주입(注入)에 의해서 분자 구조가 변화하여 스위칭 동작을 행하는 분자 스위치를 만드는 것에 성공했다. 그 내용은, 「J. Chen, M.A.Reed, A.M.Rawlett and J.M.Tour, "Large on-off ratios and negative differential resistance in a molecular electronic device", Science, 1999, Vol. 286, 1552-1551」, 「J.Chen, M.A.Reed, C.Zhou, C.J.Muller, T.P.Burgin and J.M.Tour, "Conductance of a molecular junction", Science, 1997, Vol. 278, 252-254」에서 개시되어 있다. 되풀이(繰返; 반복)해서 온, 오프할 수 있는 기능은, HP사와 캘리포니아대학 로스앤젤레스교의 그룹에서는 실현되어 있지 않았던 기능이다. 합성에 성공한 J.Tour 교수(라이스대학·화학)는, 분자 스위치의 생산 코스트는, 통상 반도체 제조에 사용되는 고가의 크린룸이 불필요하기 때문에, 종래의 수천분의 1로 할 수 있다고 하고 있다. 5～10년 이내에 분자와 실리콘의 하이브리드형(型) 컴퓨터를 만들 예정이라고 하고 있다. 1999년에 벨 연구소(루이센트 테크놀로지사)가, 펜타센 단결정을 이용해서 유기 박막 트랜지스터를 제작하고, 이것은, 무기(無機) 반도체에 필적하는 특성을 나타내었다. 전자 부품으로서의 기능을 가지는 분자 디바이스의 연구가 활발히 행해지고 있다고 해도, 지금까지의 분자 디바이스에 관한 연구는, 대부분이, 광·열·프로톤·이온 등으로 구동하는 것이며(Ben L.Feringa편(編), "Molecular Switches", WILEY-VCH, Weinheim, 200 참조), 전계에 의해서 구동하는 것은 한정되어 있었다. 그런데, 종래 제안되어 있는 전계로 구동되는 분자 소자는, 전계의 작용을 받은 분자 자신(自身)의 물성의 변화를 이용하는 소자, 즉 분자 자체(自體)를 1개의 소자라고 생각해서, 그 분자의 전자 상태를 전계에 의해서 변화시키는 소자밖에 없었다. 예를 들면, 유기 FET에서는, 채널 영역의 유기 분자에 작용하는 전계의 변화에 의해서, 유기 분자 중(中)의 캐리어 이동이 변조(變調)된다.