탄화규소 소자들 및 그 제조방법들 document_id A220623044353

전력 소자(power device)들은 고전류를 흐르게 하고 및 고전압을 뒷받침하기 위해 널리 사용된다. 최근의 전력 소자들은 일반적으로 단결정 규소 반도체 물질로부터 제조된다. 널리 사용되는 전력 소자의 하나는 전력 금속 산화물 반도체 전계 효과 트랜지스터(MOSFET)이다. 전력 MOSFET에서는, 반도체 표면으로부터 개재된 절연체에 의해 분리된 게이트 전극에 컨트롤 신호가 공급되는데, 상기 절연체는 이산화규소일 수 있으나 이산화규소에 한정되지는 않는다. 바이폴라 트랜지스터 동작에서 사용되는 소수의 캐리어 인젝션이 존재하지 않고, 다수의 캐리어들의 이동을 통해서 통전(current conduction)이 발생한다. 전력 MOSFET들은 탁월한 안정 동작 영역을 제공할 수 있고, 단위 셀 구조에서 평행할 수 있다. 당업자들에게 널리 알려진 것처럼, 전력 MOSFET들은 횡형(lateral) 구조 또는 종형(vertical) 구조를 포함할 수 있다. 횡형 구조에서는, 드레인, 게이트 및 소스 단자들이 기판의 동일 평면 상에 위치한다. 이와 달리, 종형 구조에서는, 소스 및 드레인은 기판의 반대쪽 평면들 상에 위치한다. 널리 사용되는 실리콘 전력 MOSFET의 하나는 이중 확산(double diffusion) 공정을 사용하여 제조되는 이중 확산 MOSFET(DMOSFET)이다. 이러한 소자들에서는, p 베이스 영역 및 n+ 소스 영역은 마스크에서 통상의 개구부(opening)을 통해 확산된다. 상기 p 베이스 영역은 n+ 소스 영역보다 더 깊게 구동된다. 상기 p 베이스 및 n+ 소스 영역들 사이의 횡형 확산에서의 차이는 표면 채널 영역을 형성한다. DMOSFET들을 포함하는 전력 MOSFET들의 개관은 1996년 PWS 출판사가 출판하고 B.J.Baliga가 저술한 "Power Semiconductor Devices"라는 제목의 교재에서 찾을 수 있는데, 특히 "Power MOSFET"라는 제목의 제7장에서 찾을 수 있다. 상기 내용들은 여기에서 참고로 인용되어 통합된다. 전력 소자들에서 최근의 개발 노력들은 전력 소자에서 탄화규소(SiC) 소자들을 사용하는 연구를 또한 포함한다. 규소에 대비하여 탄화규소는 넓은 밴드갭, 더 낮은 유전상수, 높은 항복전계강도(breakdown field strength), 높은 열전도도 및 높은 포화전자표류속도를 가진다. 이러한 특징들은 탄화규소 전력소자들을 통상적인 규소계 전력 소자들보다 더 높은 온도, 더 높은 전력 레벨 및 더 낮은 비저항(specific on-resistance)에서 동작할 수 있게 한다. 규소 소자들에 대비한 탄화규소 소자들의 우수성에 대한 이론적 분석은 "Comparison of 6H-SiC, 3C-SiC and Si for Power Devices"라는 제목으로 Bhatnagar 등이 저술한 출판물(IEEE Transaction on Electron Devices, Vol.40, 1993, pp. 645-655)에 수록되어 있다. 탄화규소로 제조된 전력 MOSFET는 Plamour가 발명하고 본 발명의 출원인에게 양도된 "Power MOSFET in Silicon Carbide"라는 명칭의 미국 특허 5,506,421에 기술된다. 이러한 잠재적인 이점들에도 불구하고, 탄화규소로 전력 MOSFET들을 포함한 전력 소자들을 제조하는 것은 어려울 수 있다. 예를 들어, 앞서 설명한 것처럼, 이중-확산 MOSFET(DMOSFET)는 p-베이스 영역이 n+ 소스보다 더 깊게 구동되는 이중 확산 공정을 사용하여 일반적으로 규소로 제조된다. 불행하게도, 탄화규소에서는, 통상적인 p- 및 n-타입 도펀트들의 확산 계수들이 규소에 대비하여 작고, 따라서 적절한 확산 시간 및 온도를 사용하여 p-베이스 및 n+ 소스 영역들의 필요한 깊이들을 확보하는 것이 어려울 수 있다. p-베이스 및 n+소스에 주입하기 위하여 이온 주입이 또한 사용될 수 있다. 예를 들어, Shenoy 등에 의한 "High-Voltage Double-Implanted Power MOSFET''s in 6H-SiC"(IEEE Electron Device Letters, Vol.18, No.3, March 1997, pp.93-95)을 참조할 수 있다. 그러나, 이온 주입된 영역들의 깊이와 측방향 정도를 조절하는 것은 어려울 수 있다. 더욱이, 소스 영역을 둘러싸는 표면 채널을 형성하는 필요성은 두 개의 분리된 주입 마스크들의 사용을 필요로 할 수 있다. 따라서, 소자 동작에 크게 영향을 줄 수 있는, p-베이스 및 소스 영역들을 서로 정렬하는 공정이 어려울 수 있다. p-타입 주입를 사용하여 규소로 구성된 FET들을 형성하는 방법들은, 예를 들어, "Self-Aligned Method of Fabricating Silicon Carbide Power Devices by Implantation and Lateral Diffusion"이라는 명칭으로 공동 양도된 미국 특허 번호 6,107,142에 또한 기술되는데, 상기 발명의 명세서의 내용은 여기에서 전부 설명된 것처럼 여기에 인용하여 통합된다. 또한, PCT 국제공개번호 WO98/02916은 도핑된 p-타입 채널 영역층의 제조방법을 설명하는데, 상기 p-타입 채널 영역층은 측방향으로 반대측들(laterally opposite sides) 상에 전압-조절 반도체 소자를 제조하기 위한 탄화규소층으로 형성되는 도핑된 n-타입 영역들을 가진다. 마스킹 층은 저농도로(lightly) n-도핑된 탄화규소층의 상에 적용된다. 마스킹 층에 탄화규소층까지 신장되는 어퍼쳐(aperture)가 식각된다. N-타입 도펀트들이 탄화규소층의 상기 어퍼쳐로 정의되는 영역으로 주입되는데, 이는 상기 영역 아래의 탄화규소층의 표면 근처의 층에 n-타입의 높은 도핑농도를 얻기 위함이다. 상기 n-타입 도펀트들보다 탄화규소에서 상당히 더 높은 확산율을 가지는 P-타입 도펀트들은 상기 어퍼쳐에 의해 정의되는 탄화규소층의 영역으로 표면-근처 층의 도핑 타입을 유지할 정도로 주입된다. 그 다음 표면 근처의 층에 주입된 상기 p-타입 도펀트들이 저농도로 n-도핑된 탄화규소층의 둘러싼 영역들을 향해 확산해서 p-타입 도펀트들이 특징을 지우는 채널 영역층이 이러한 층과 탄화규소 층의 저농도로 n-도핑된 영역들 사이에서 고농도로 도핑된 n-타입 표면-근처층까지 측방향으로 형성될 정도의 온도에서 가열된다. p-타입 이온주입를 사용하지 않고 형성되는 탄화규소 MOSFET들은 "Silicon Carbide Inversion MOSFET''s"이라는 명칭으로 공동 양도된 미국 특허번호 6,429,041에서 기술되는데, 상기 발명의 명세서의 내용은 여기에서 전부 설명된 것처럼 여기에 인용하여 통합된다.