박막 트랜지스터 및 그 제조 방법 document_id A220623045175

본 발명은 반도체 소자에 관한 것으로 보다 상세하게는 탑 게이트 형 박막 트랜지스터 및 그 제조 방법에 관한 것이다. 일반적으로 폴리실리콘 박막 트랜지스터(poly-Si thin film transistor)는 비정질 실리콘 박막 트랜지스터(amorphous silicon thin film transistor)에 비해 전류 구동능력이 우수하고 동작속도가 빠른 장점을 지니고 있다. 이와 같은 장점으로 인하여 최근 폴리실리콘 박막 트랜지스터는 표시 장치의 스위칭 소자나 구동회로에 사용되고 있다. 통상적인 폴리실리콘 박막 트랜지스터는 소스, 드레인 영역과 채널 영역을 포함하는 반도체 기판 및 채널 영역 상부에 형성되며 소스 및 드레인과 접촉하는 게이트 구조체를 포함한 구성을 지니고 있다. 게이트 구조체는 게이트 절연층 및 게이트 절연층에 의해 반도체층과 전기적으로 절연되는 게이트 전극층을 포함한다. 통상적인 폴리실리콘 박막 트랜지스터의 제조 공정을 살펴보면, 소스 및 드레인 영역은 게이트 전극을 자기 정렬(self-align) 마스크로 이용하여 이온 주입 공정으로 형성되므로, 소스 및 드레인 영역이 채널 영역과 인접된다. 따라서 게이트 전극층에 인가되는 전압보다 소스 또는 드레인 영역에 인가되는 전압이 높은 오프(off) 상태에서는 소스 또는 드레인 영역에서 게이트 전극 방향으로 수직 전계가 발생된다. 이 전계에 의해 공핍 영역에 포획된 케리어(carrier)가 여기되어 이탈되기 때문에 누설 전류가 발생할 수 있다. 이러한 누설 전류에 의하여 소자의 온(on)/오프(off) 스위칭에 어려움이 있으며, 이를 채용한 AMLCD(Active Matrix Liquid Crystal Display) 및 AMOLED(Active Matrix Organic Lighting Emitting Diode)의 디스플레이 품질이 저하될 수 있다. 상술한 바와 같은 문제점을 해소하기 위해 드레인 전계를 분산시킬 수 있는 새로운 구조가 제안되었다. 게이트 구조체와 소스 및 드레인 영역 사이에 소정의 저항을 지닌 LDD(lightly doped drain) 또는 Offset 구조를 형성함으로써 누설 전류의 흐름을 저지하는 일종의 저항으로 작용케 한 것이다. 따라서, 누설 전류 감소를 기대할 수 있다. 그러나 이와 같은 구조는 제조 공정에 있어서 LDD 혹은 offset을 형성하기 위해 부가적인 마스크가 필요하고, 자기 정렬(self-align)이 되지 않는다는 단점이 있다. 또한, 소스, 드레인 영역 및 LDD 형성을 위하여 도핑 공정을 2차례 실시해야 함으로써 박막 트랜지스터의 균일한 특성을 보장하기 어렵다. 결과적으로 공정이 복잡해짐에 따라 제작 단가가 상승할 수 있으며, 소자 특성이 저하되어 생산성이 나빠지는 문제점이 있다.