발광 소자 및 그 제조 방법 document_id A220623045177

본 발명은 발광 소자, 특히 질화물 반도체 발광 소자 및 그 제조 방법에 관한 것이다. 반도체 발광 소자, 예를 들어 발광 다이오드(Light Emitting Diode, LED)는 수명이 길고 소비전력이 적다는 이점이 있어서, 전기, 전자 분야뿐만 아니라 광고 분야에서도 널리 사용되고 있다. 최근 LED를, 예컨대 액정표시장치의 백 라이트 유닛으로 이용하려는 시도가 활발히 진행되고 있다. 또한 LED는 향후 옥내의 조명으로서 일상생활에서도 널리 사용될 것으로 예상된다. 도 1a에 도시된 바와 같이 종래의 LED는 기본적으로 n형 반도체층(103), 활성층(107), p형 반도체층(109)을 차례로 사파이어 기판(101)위에 성장시키는 한편, p형 반도체층(109) 위에 p형 전극(111), p형 패드(113), n형 반도체층(103) 위에 n형 전극(105)을 형성하여, 반도체층으로부터 주입되는 정공과 전자의 재결합에 의해 활성층(107)에서 광이 발생하면, 그 광을 주로 p형 반도체층(109) 상에 설치된 Ni/Au 또는 ITO로 구성된 투명 전극(111) 및 LED칩 측면/하면으로부터 방출하도록 하는 구조를 채용하고 있다. 도 1b는 도 1a에 도시된 LED의 상면을 개략적으로 나타낸 도면이다. 도 1b에 도시된 바와 같이, LED의 상면은 p형 전극(111)과 본딩 패드(113)를 포함하는 p형 전극 영역과 n형 반도체층(103)과 n형 전극(105)을 포함하는 n형 전극 영역(a× a'의 면적으로 구성된 A 부분)으로 나눠진다. p형 반도체층과 n형 반도체층으로 부터 주입되는 정공과 전자의 재결합에 의해 활성층(107)에서 광을 생성하는데 있어, 기판 상부에 존재하는 n형 전극 형성 영역(A 부분)은 활성층이 제거되어 있으므로, 이 영역에서는 광을 생성하지 못하게 된다. 즉 LED의 기판 상부에 존재하는 n형 전극 형성 영역(A 부분)으로 인하여 도1b에 기재된 a× a'만큼의 유효 발광 면적이 감소된다. 따라서 도 1a 및 도 1b에 도시된 바와 같은 종래의 발광소자의 경우, 기판 상부에 p형 전극 영역만이 존재하는 경우 보다 발광 효율이 현저하게 떨어질 수밖에 없다. 또한 도 1a 및 도 1b에 개략적으로 도시된 바와 같은 구조의 발광 다이오드의 경우에, n형 반도체층(103)과 p형 전극(111)을 포함하는 p형 반도체(109)간의 전류 전도도의 차이에 의해 국소적인 전류 집중화(current crowding)가 발생되어 균일하지 못한 발광 영역으로 인하여 발광 다이오드의 발광 성능이 떨어질 뿐만 아니라, 발광 다이오드의 수명을 단축시키는 문제점도 있다. 또한 도 1a 및 도 1b에 개략적으로 도시된 바와 같은 구조의 발광 다이오드의 경우에, 특히 기판(101)으로 사파이어를 사용하는 경우에, 방열의 문제가 대두된다. 즉 절연층인 사파이어 기판은 전류 주입으로 인해 반도체층에서 발생된 열을 효과적으로 발산시키지 못하므로, 발광 다이오드의 수명을 단축시키거나, 성능을 저하시키는 원인이 된다. 도 1a 및 도 1b에 개략적으로 도시된 바와 같은 발광 다이오드의 반도체 적층에 있어서, 기판은 성장하고자 하는 반도체층의 종류에 따라 결정된다. 그 이유는 기판의 격자 상수와 반도체층의 격자 상수가 크게 다르게 되면, 격자 상수의 차이에 의한 결정 결함이 발생하고, 결정 결함은 발생된 광을 소멸시키는 비발광성 재결합 준위를 제공하여, 고효율의 광출력을 제한시키게 된다. 따라서 GaP 기판 상에는 AlGaP, GaP/AIP 이종 접합 구조, InP 기판 상에는 InP, InGaAs 및 GaAs 기판 상에는 GaAs, GaAlAs, InGaP가 주로 에피 성장된다. GaN의 경우에, GaN의 격자 정수와 유사한 사파이어를 기판으로 사용하는 것이 일반적이다. 그러나 양자의 격자 정수가 동일하지 않기 때문에, 결정 결함이 발생할 수밖에 없는 한계가 있다. 이러한 한계를 극복하기 위하여, 사파이어 기판 상에 GaN 또는 AlN를 적층시켜 버퍼층을 형성한 후, 다시 GaN층을 성장시키는 방법이 주로 사용되었다. 그러나 이러한 방법을 사용하는 경우에, 기판과 상층부 결정 성장층 사이에 격자 부정합(lattice mismatch)이 존재하기 때문에 결정 성장된 막질 속에 다량의 전위(dislocation)가 포함될 수밖에 없다. 이러한 문제점들을 극복하기 위하여 선택 성장법(Epitaxial Lateral Overgrowth: ELO)이 사용된다. ELO는 사파이어 기판과 GaN 결정 사이에 존재하는 격자상수 차이 및 열팽창 계수 차이에 의한 스트레스 발생을 스트라이프 형태의 SiO2 마스크를 사용하여 감소시키는 방법으로 상당히 양호한 품질의 결정을 얻을 수 있으나 공정이 복잡한 단점을 가진다. 종래의 ELO에 의한 사파이어 기판 상에 GaN 결정을 성장시키는 과정은 도 2a 내지 도 2c를 참조하여 설명하기로 한다. 도 2a 내지 도 2c를 참조하면, 사파이어 기판(101) 상에 별도의 과정을 통하여 성장시킨 GaN 버퍼층(200) 상에 일정 두께의 SiO2박막을 증착시킨 후, 식각에 의하여 스트라이프 형태의 SiO2 패턴(201)을 형성한다(특히 사시도인 도 2a 및 정면도인 도 2b 참조). 이 후, SiO2 패턴(201) 상에 GaN을 단결정 성장시킨다. 이 경우, 초기에는 SiO2 스트라이프 사이에서만 GaN 단결정(203) 성장이 진행되며 SiO2 스트라이프 상에는 GaN 단결정이 성장되지 않는 선택 성장이 이루어진다. SiO2 스트라이프 사이에 성장된 결정이 수평 방향으로 성장되도록 성장 조건을 맞추어 주면, GaN 단결정(203)이 측면으로 성장되어 SiO2 스트라이프 위의 중간 부분에서 서로 만나게 된다. SiO2 스트라이프 상에 성장된 GaN 단결정(203)은 SiO2와 거의 반응을 하지 않으므로 스트레스가 없는 상태로 결정 성장이 이루어져 결함밀도가 극히 적은 양질의 GaN 단결정(203)이 성장된다. 다만 SiO2 스트라이프 상위의 중간 부분에서 만난 부분의 결정에는 갭 또는 크랙이 존재한다. 이와 같은 상태에서 단결정 성장을 진행시키면 수직 방향으로 결정 성장이 진행되어 두꺼운 결정이 이루어지고 결정의 두께가 수 ㎛ 내지 수백 ㎛ 이상이 되면 갭 또는 크랙이 소멸되고 전위(dislocation)들은 서로 루프를 형성하여 수직 방향으로 전위가 전파되지 않으므로, 두께가 커질수록 전위 밀도가 감소하게 되어 결정의 질이 향상된다. 이와 같은 기존의 ELO법은 버퍼층을 성장시키는 단계, SiO2 박막을 형성하는 단계, SiO2 패턴을 형성하는 단계 및 GaN 층을 성장시키는 단계로 구현되므로, 결정 성장 공정이 매우 복잡할 뿐만 아니라, 소요되는 비용이나 시간이 막대하다는 문제점이 있다.