반도체 장치의 제조 방법 document_id A220623047347

최근의 대부분의 전자 제품들(electronic appliances)은 반도체 장치(semiconductor devices)를 구비한다. 상기 반도체 장치는 트랜지스터, 저항 및 커패시터 등의 전자 부품(electronic element)들을 구비하며, 이들 전자 부품들은 상기 전자 제품들의 부분적 기능을 수행할 수 있도록 설계된 후, 반도체 기판 상에 집적된다(integrated). 예를 들면, 컴퓨터 또는 디지털 카메라 등의 전자 제품들은 정보 저장을 위한 메모리 칩(memory chip), 정보 제어를 위한 처리 칩(processing chip) 등의 반도체 장치들을 구비하고, 상기 메모리 칩 및 처리 칩은 반도체 기판 상에 집적된 상기 전자 부품들을 구비한다. 한편, 상기 반도체 장치들은 소비자가 요구하는 우수한 성능 및 저렴한 가격을 충족시키기 위해, 점점 더 고집적화될 필요가 있다. 종래에는, 이러한 고집적화를 위해, 상기 반도체 장치를 구성하는 상기 전자 부품들을 더욱 미세하게 형성하는 방법을 채택하였다. 하지만, 반도체 장치의 제조 공정에서 나타나는 다양한 기술적 제한(특히, 사진 공정 기술의 한계에 따른 제약)으로 인해, 상기 전자 부품들을 미세화하는 방법의 발전 속도는 제한적이다. 이에 따라, 반도체 장치의 요구되는 집적도를 달성하기 위해서는, 미세화에 따른 제한을 극복할 수 있는 새로운 반도체 장치의 제조 방법이 필요하다. 이러한 기술적 요구를 충족시키기 위한 기술로서, 이중 패터닝 기술이 최근 제안되고 있다. 이중 패터닝 기술은 n개의 교대로 배치되는 패턴들을 형성하기 위한 마스크 패턴들을 두 번의 패터닝 단계들을 통해 독립적으로 형성하는 기술로서, 첫번째 및 두번째 마스크 패턴들은 각각 2i번째 패턴들 및 2i+1번째 패턴들을 형성하기 위한 마스크로 사용된다(이때, i=0~n/2). 하지만, 이 방법에 따르면, 2i번째 패턴들 및 2i+1번째 패턴들은 서로 다른 선폭으로 형성될 수 있으며, 이는 반도체 소자들의 전기적 특성의 균일성을 저하시키는 짝-홀 불량(even-odd failure)을 초래할 수 있다.