퓨즈형 Ｉ／Ｏ 상호연결 시스템 및 기판 장착 스터드범프를포함하는 플립칩 패키징 방법 document_id A220623048497

칩 패키징은 보통 반도체 집적 회로를 제조하는 긴 과정 체인에서 마지막 과정이다. 칩 패키징은 보통 많은 단계들을 포함하는 여러 연구분야에 걸친 기술이다. 이 기술은 칩이 포함되는 전자 디바이스들의 성능 및 신뢰도뿐만 아니라 칩 성능과 신뢰도에 직접적인 영향을 미치기 때문에 매우 중요하다. 여기서 사용되는 바와 같은 "패키징"은 전자 디바이스에서 실제 사용을 위한 칩(다이(die)라고도 함)을 준비하는 다양한 종래 기술들을 포괄한다. 많은 경우, 패키징은 기본적으로 외부 환경으로부터 다이를 감싸고 보호하며 다이로부터 다른 회로까지 필요한 외부 전기 연결(I/O연결이라고 함)을 제공하는 방식으로 다이를 캡슐화하는 것을 포함한다. 패키징은 또한 사용하는 동안 다이로부터 열전도를 용이하게 할 수 있다. 다른 타입의 패키징은 개별 다이 주변에 미리 분리된 캡슐을 만들지 않고 단순히 다이를 기판 또는 캐리어(carrier)에 장착하는 것을 포함한다. 기판 또는 캐리어에 다이에 필요한 I/O 연결을 할 수 있다. 다이 캡슐화에는 공간이 필요하기 때문에, 다이를 기판 또는 캐리어에 장착하는 방법은 보통 전자 시계, 보청기 및 다른 의료 디바이스, 휴대 전화 및 다른 개인 통신 장비, 그리고 고속 마이크로 프로세서와 같이 크기가 중요한 애플리케이션(application)에 사용된다. 현재 개시된 것은, 일반적으로 기판, 캐리어, 리드 프레임(lead-frame)의 해당 I/O 본드-패드(bond-pads)에 다이의 I/O 본드-패드를 전기적으로 연결하는 것이다. 이러한 전기 연결은 다이 밖의 세계로 다이의 필요한 I/O 연결을 제공한다. 몇 년동안 와이어 본딩(wire bonding)은 다이의 I/O 본드-패드와 패키지 또는 다른 다이 장착 기판의 본드-패드 사이의 전기적 연결을 위한 중노동의 기술이었다. 그러나 와이어 본딩은 몇가지 단점이 있다. 첫째, 와이어 본딩은 패드 하나씩 순차적으로 이루어지므로, 본질적으로 느리고 쓰루풋(throughput)이 감소한다. 둘째, 집적회로(예를 들어, 메모리 또는 마이크로프로세서 칩)로의 I/O 연결 수가 증가함에 따라 많은 수의 다이의 I/O 본드-패드들이 필요하다. 칩의 크기를 크게 증가시키지 않고 그러한 많은 수의 패드를 공급한다면, 다이의 I/O 본드-패드의 피치를 감소시켜야 (즉, 더 정교한 피치(finer pitch)) 한다. 여기서 "피치"는 이웃하는 본드-패드들 사이의 중심간 거리이고, 더 정교한 피치는 이웃하는 본드-패드들 사이의 감소된 중심간 거리이다. 이러한 요소는 다른 요소들과 함께 와이어 본딩 사용의 어려움을 증가시키고 신뢰도를 감소시켜서, 개별 다이들에 I/O 연결을 수행하는 다른 방법들에 대해 많은 관심을 불러 일으켰다. 주요 다른 방법은 소위 "플립 칩(flip-chip)"이라고 하는 기술에서 파생된다. 플립 칩은 다이의 I/O 본드-패드에 형성된 전기적으로 도전성 있는 범프(bump)를 사용하여 다이를 기판 또는 캐리어에 페이스-다운(face-down) 방식으로 결합시키는 방법이다. ("페이스-다운"은 회로 계층들이 형성된 다이 표면이 실제로 다이가 부착될 기판을 마주보게 하는 것을 의미한다. 와이어 본딩은 반대로 페이스-업 다이에서 수행된다). 플립 칩은 1960년대 중반에 등장했지만, 주로 와이어 본딩이 표준이었기 때문에 수년동안 많이 사용되지 않았다. 많은 수의 I/O 연결이 필요한 극히 복잡한 집적회로가 도래함에 따라, 플립 칩 방법이 예를 들어 다음 몇 가지 때문에 주의를 끌게 되었다: (a) 와이어 본딩보다 더 정교한 본드-패드 피치로 더 신뢰성있게 연결될 수 있다; (b) 와이어 본딩보다 더 낮은 비용으로 연결될 수 있다; (c) 다이로의 모든 I/O 연결들이 와이어 본딩에서처럼 순차적이 아닌 동시에 이루어질 수 있다; (d) 플립 칩 방법을 사용하여 만들어진 디바이스들의 신뢰성이 증명되었다. 현재, 플립 칩 콤포넌트(component)들은 집적회로, 메모리 및 마이크로프로세서와 같은 반도체 디바이스들에서 우세하다. 그러나 플립 칩 방법은 또한 수동 필터, 디텍터 어레이(detector array) 및 멤즈(MEMs) 디바이스들과 같은 다른 타입의 디바이스들에서도 점점 더 사용되고 있다. 플립 칩은 또한 "직접 칩 부착(Direct Chip Attach)(줄여서 DCA)"이라고도 하며, 이는 다소 설명적인 용어인데, 다이가 도전성 있는 범프에 의해 직접 기판, 캐리어 등에 부착되기 때문이다. DCA는 어떤 예에서는 종래의 "패키지"를 전부 제거하는 것을 허용한다. 다양한 종래 방법들 중에서, 가장 보편적인 기술은 다이의 각 I/O 본드-패드에 작고 개별적인 솔더 "범프"(보통 대략 구형의 범프)를 만드는 "솔더-범프 (solder-bump)" 기술이다. 이 구조의 일부 면들이 도 4a 및 4b에, 다이(10), 기판(12), 기판의 I/O 본드-패드(14) 그리고 다이의 I/O 본드-패드(16)로 도시되어 있다. 솔더 범프 기술은 보통 (복수 다이들을 갖는) 웨이퍼가 체크 무늬로 만들어지기 전에 다이들(10)의 I/O 본드-패드들(16)에 "언더-범프 메탈화(uner-bump metallization)"(UBM")(18) 형성과 함께 시작한다. UBM(18)의 형성은 I/O 본드-패드(16)에 절연 산화 알루미늄 층을 제거하여 기본 알루미늄을 노출한 후에 이루어지고, 노출된 알루미늄의 특정 영역에 일련의 메탈 층을 형성하는 것을 포함한다. 따라서, UBM(18)은 본드-패드 위의 개별 영역을 규정하고 제한하여 그 다음 단계에서 솔더에 의해 젖게 된다. 솔더는 예를 들어, 증발(evaporation) , 도금(electroplating), 솔더 페이스트(solder paste)의 스크린 프린팅(screen-printing) 또는 바늘 증착(needle-deposition)에 의해 UBM 영역(18)에 증착된다. 솔더 증착 후, 웨이퍼는 가열되어 솔더를 대략 구형의 개별 솔더 "볼"(도 4a)에 흘린다. 그 다음으로 웨이퍼는 "범프 다이들(22)"로 체크 무늬가 만들어진다. 개별 범프 다이(22)는 도 4a에 도시된 바와 같이 정확하게 각 기판(12) 또는 캐리어(보통 "기판들"이라고 함)에 놓여진다. 그러한 각 어셈블리는 가열되어 도 4b에 도시된 바와 같이 다이(10)와 기판의 I/O 본드-패드(14) 사이에 솔더 연결(24)을 형성한다. 다이(10)가 솔더된 후, "언더필(underfill)"(미도시, 그러나 보통은 에폭시로 접착됨)이 보통 다이(10)와 기판(12) 사이에 추가된다. 상술한 UBM 솔더 범프 기술의 장점들에도 불구하고, 몇 가지 단점이 있다. 그 하나는 개별 솔더 볼의 최소한의 실제 크기(각 볼의 예시적인 크기는 높이가 70-100μm 이고 직경이 100-125μm 임)로, I/O 본드-패드의 최소 크기에 제한이 있고, 따라서 얻을 수 있는 범프 피치의 공차(fineness)에도 제한이 있다. 다른 제한은 솔더 볼을 만들기 위해 웨이퍼 제조 공정에서 웨이퍼를 제거할 필요가 있다는 것이다. 이는 스루풋을 저하시키고 전체 칩 제조 공정 중단 비용을 증가시킨다. 그러나 다른 제약이 있다. 볼을 만드는 데 사용되는 솔더는 납을 포함하며, 납은 엄격하게 격납되지 않으면 디바이스 실패를 가져오는 잠재적인 오염원이라는 사실이다.